Коррелятор

(19 50 4 С 06 Р 5/33 ТЕНИЯ 30 ИСА ре ни нститутт земиогспростра ристаи ддр.га 1И.Е гаЖоСеов 1. М. А сота шойо 1 аг 1- гош 965,42,етельство СССР6 Г 5/336,ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРГЮ ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ АВТОРСКОМУ СВИДЕТЕЛ(7) Физико-механическийим. Г.В.Карпенко и Инститмагнетизма, ионосферы и рния радиоволн АН СССР(56) Еопев Р. Ап оп Ьоагдсотте 1 агот Кот врасесгатгмеча ваш 1 ев - 1 ЕЕ Тгапв.Е 1 есггоп., 974, 2, В 1,Саг 1 апд Н.В., 1.оче 11 Вге 1 агдоп сошротет пв 1 пя Йе 1оп гесЬпщцев - 1.8 с 1. 1 пвг1 8, р 529-532.Авторское свидВ .275542, кл. С 0(57) Изобретение относится к цифровой электроизмерительной технике ипредназначено для аппаратурного опделения в масштабе реального времекорреляционной функции с симметричными разнополярными сдвигами случайных процессов, Цель иэобретения -расширение функциональных возмокностей коррелятора,за счет обеспечениявозмоаности определения корреляционной функции с симметричными раэнополярными сдвигами. Цель изобретениядостигается эа счет введения в коррелятор регистра сдвига, блоха умножения, распределителя импульсов, коммутатора, двух накапливающих сумматоров, блока накопителей, двух дельтамодуляторов и двух блоков элементовИ с соответствующими функциональнымисвязями между ними и известными блоками коррелятора. 3 ил.351р= Р Т,/Т 1 265Изобретение относится к цифровойэлектроизмерительной технике и предназначено для аппаратурного определения в масштабе реального временикорреляционной функции с симметричными разнополярными сдвигами случайных процессов.Цель изобретения - расширениефункциональных возможностей коррелятора за счет оггределения корреляпи- Оонной функции с симметричными разнополярными сдвигами,На фиг. представлена структурнаясхема коррелятора; на фиг.2 - схемаблока синхронизации; на фиг,З - временные диаграммы работы коррелятора.Коррелятор (фиг,) содержит первый 1 и второй 2 дельта-модуляторы,первый 3 и второй 4 регистры сдвига,второй 5 и первый 6 накапливающие 20сумматоры, первый 7 и второй 8 коммутаторы, блоки умножения н виде первого 9 и второго О умножителей,первый 11 и второй 12 распределителиимпульсов, первый 13 и второй 14 25блоки накопителей, блок 15 синхронизации, первый 16 и второй 17 блокиэлементов И, первый 18 и второй 19информационные входы коррелятора,первая 20 и вторая 21 группа выходовкоррелятора.Блок синхронизации (фиг,2) содержит генератор 22 тактовых импульсов,первый 23 и второй 24 счетчики, элемент И 25, счетчик 26 адресов, третий счетчик 27.Устройство работает следующимобразом,Входные сигналы х(г.) и ч(г,) пода -ются на входы дельта-модуляторов 1и 2 с равномерными, шагом квантования.Таким образом, на первом и второмвыходах дельта-модуляторов формируются соответственно двоичные дельтакодовые последовательности и г -раз 45рядные коды с частотой дискретизации-1Т , Линейные дельта-кодовые последо 1)вательности с первых выходов дельтамодуляторов 1 и 2 поступают на информационные входы регистров 3 и 4, Под50воздействием каждого импульса, поступающего с блока 5 синхронизации, врегистрах 3 и 4 происходит сдвигдельта-кодовой одноразрядной двоичнойпоследовательности. длина кажцого55регистра 3 и 4 определяется из соотношения 22 11гпе Т Г - соответственно частор фт 1 дискретизации придельта-модуляции иимпульсно-кодовой мод ул 5 г и иДельтд-кодовые последовательности с выходов регистров 3 и 4 поступают на входы второго и первого накапливающих сумматоров .5 и 6, на выходе которых под воздействием импульсов, поступающих с выхода блока 15 синхроиздции, формируются данные о входных сигндлах н виде -разрядного двоичного кода в формате импульсно- кодовой модуляции с периодом дискретизации . Отсчеты входных сигналов с вторых выходов дельта-модуляторов 1 и 2, н виде-разрядного двоичного кодд, поступдют нд входы первого 16 и второго 17 блоков элементов И, обеспечивдющих чрореживание указанных оцифрованных отсчетов под воздействием импульсов, поступающих с соответствующего выхода блока синхронизации, длительностью Т д с частотой повторения Т , Сигналы с выходов блоков 17 и 16 поступают на соответствующие входы первого 9 и второго 10 умножителей соответственно, где на протяжении времени Тд перемножаются с выходными сигналдми сумматоров 5 и 6, поступающих через коммутаторы 7 и 8. Умножители 9 и 10 выдают произведения с периодом ТА/ /(Р+1), которые через распределители 11 и 12 поступают на входы блоков 13 и 14 накопителей. Коммутаторы 7 и 8 имеют по Р+1 входов, Распределители 11 и 12 имеют также Р+1 вход. Адресные входы коммутаторов 7,8 и распределителей 11 и 12 подключены к группе выходов блока 5 синхронизацииБлоки 13 и 14 накопителей реализуют корреляционную функцию для каждого из сдвигов-РО,Р 3 .1Генератор 22 формирует прямоугольные импульсы с периодом повторения Тд/Р+1), Счетчик 23, обеспечивающий деление частоты, формирует прямоугольные импульсы с периодом повторения Т, по передним фронтам которых обеспечивается сдвиг одноразрядного дельта-када в регистрах 3 и 4 и преобразование входных сигналов в -разрядный и одноразрядный двоичные коды в дельта-модуляторах 1 и 2, Счетчик-распределитель 24, обеспечивающий деление частоты, формирует наН-ъл,х у;+тпл : хх ,) чхдля сдвигов тп е0,1,Р 1,а правая часть - функцию 20 й-ьз 1К (-тп ) = К (тп )=, хттп У25 Формула изобретения Коррелятор, содержащий первый ре- ЗО гистр сдвига, первый блок умножения, первый распределитель импульсов, пер-. вый коммутатор, первый блок накопителей и блок синхронизации, выходы первого распределителя импульсов соединены с соответствующими информационными входами первого блока накопителей, выходы разрядов которого являются выходами первой группы коррелятора, выход первого коммутатора соединен с первым входом первого блока умножения, адресный вход первого коммутатора соединен с кодовым выходом блока синхронизации, о т - л и ч а ю щ и Й с я темф чтоф с 45 целью расширения Функциональных возможностей коррелятора за счет обеспечения возможности определения корреляционной функции с симметричными разнополярными сдвигами, в него введены второй регистр сдвига, второй блок умножения, второй распределитель импульсов, второй коммутатор, первый и второй накапливающие сумматоры, второй блок накопителей, первый и второй дельта-модуляторы, пер 3 12625 выходе импульсы прямоугольной формы длительностью Т и частотой повторедния Т , необходимые для управления работой блоков 16 и 17, Элемент И 25 обеспечивает прохождение импульсов с периодом повторения Тд/(Р+1) с генератора 22 на входы счетчиков 26 и 27 на протяжении действия импульсов с выхода счетчика 2 ц. Счетчик 26 формирует адресп для управления рабо О той коммутаторов 7 и 8 распределителей 11 и 12,Таким образом, левая часть предлагаемого устройства реализует функцию корреляции 15 22вый и второй блоки элементов И, причем информационные входы первого и второго дельта-модуляторов являются первьм и вторым информационными входами коррелятора соответственно, выходы тп-разрядного двоичного кода второго и первого дельта-модуляторов соединены соответственно через одноименные блоки элементов И с вторым входом первого блока умножения и с первым входом второго блока умножения, выходы которых соединены соответственно с информационньми входами одноименных распределителей импульсов, второй вход второго блока умножения соединен с выходом второго коммутатора, адресный вход которого объединен с тактовым входом второго распределителя импульсов и подключен к кодовому выходу блока синхронизации, информационные входы второго коммутатора соединены с соответствующими выходами первого накапливающего сумматора, тактовый вход которого объединен с одноименными входами обоих регистров сдвига, обоих дельта-модуляторов, второго накапливающего сумматора и подключен к первому выходу блока синхронизации, второй выход которого соединен с тактовыми входами обоих блоков элементов И, группа выходов блока синхронизации соединена соответственно с тактовыми входами накопителей первого и второго блоков, выходы второго распределителя импульсов соединены с соответствующими информационными входами накопителей второго блока, выходы разрядов которого являются выходами второй группы коррелятора, выходы линейной дельта-кодовой последовательности первого и второго дельта- модуляторов соединены с информационными входами первого и второГо регистров сдвига соответственно, выходы которых соединены с информационными входами второго и первого накапливающих сумматоров, выходы второго накапливающего сумматора подключены к соответствующим информационным вхо-. дам первого коммутатора, выход линейной дельта-кодовой последовательнос- ти первого дельта модулятора соединен с соответствующим информационным входом второго накапливающего сумматора.1262522 Фиг г оставитель ехред И.По иковаКорректор МЛожо едактор Н.Марголнна акаэ 5430/48 ираж 671 Государственного к делам изобретений и Москва, Ж, Раущск