Аналоговое запоминающее устройство

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 51)4 6 27 ОПИСАНИЕ ИЗОБРЕТЕНИЯ А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ 8.8) идет 1 С етел 1 С ОЕ Е ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ(56) Авторское св ельство СССР656108, кл. 6 1 27/00, 1979.Авторское свид ьство СССР653685, кл. б 1 27/00, 1979.(54) АНАЛОГОВ ЗАПОМИНАЮЩЕ УСТРОЙСТВО(57) Изобретение относится к вычисли. тельной технике, в частности к аналоговым запоминающим устройствам, и может быть использовано при построении аналого-цифровых преобразователей. Цель изобретения повышение точности устройства - достигается введением стабилизатора тока, дополнительного усилителя и дополнительного источника напряжения смещения. Предложенное устройство содержит усилители и ключи, выполненные на биполярных транзисторах, пассивные элементы на резисторах, ограничительный диод, стабилизатор тока, источники напряжения смещения, накопительный элемент на конденсаторе, шины питания, шину стробирующих импульсов и шину напряжения ограничения. Коллектор транзистора первого усилителя является выЯО 1261013 ходом устройства и соединен с одной обкладкой конденсатора и с эмиттером транзистора первого ключа, Коллектор транзистора первого ключа соединен с первой шиной питания и входом стабилизатора тока, выход которого соединен с эмиттером транзистора второго усилителя с базой транзистора первого ключа, с анодом ограничительного диода и с коллектором транзистора второго ключа. Эмиттер транзистора второго ключа соединен с эмиттером транзистора первого усилителя и с коллектором транзистора третьего усилителя. База транзистора второго усилителя является входом устройства и соединена через первый резистор с второй обкладкой конденсатора, с коллектором транзистора третьего усилителя и через второй резистор с входом второго источника напряжения смещения, с коллектором транзистора второго усилителя и второй шиной питания, База транзистора третьего усилителя соединена с выходом второго источника напряжения смещения, база транзистора первого усилителя соединена с выходом первого источника напряжения смещения, база транзистора второго ключа соединена с шиной стробирующих импульсов, катод ограничительного диода соединен с шиной напряжения ограничения. 1 ил.Изобретение относится к вычислительной технике, в частности к технике аналоговых запоминающих устройств, и можетбыть использовано при построении аналого.цифровых преобразователей.Целью изобретения является повышениеточности устройства.На чертеже приведена функциональнаясхема предложенного устройства.Устройство содержит усилители, выполненные на транзисторах 1, 2 и 3, ключи натранзисторах 4 и 5, пассивные элементы нарезисторах 6 и 7, ограничительный диод 8,стабилизатор 9 тока, источники 10 и 11 напряжения смещения, наког)ительный элемент на конденсаторе 12, шину 13 стробирующих импульсов, Пину 14 напряженияограничения, шины 15 и 16 питания,Аналоговое запоминающее устройствоработает в двух режимах: в режиме выборкипроисходит образование выборочных значений сигнала на конденсаторе 12, а в режиме )Охранения образованное выборочное значение сигнала на конденсаторе 12 поддерживается постоянным и используется для работы внешних устройств.В режиме хранения потенциал на базетранзистора 5 виже потенциала источника10 смещения, поэтому транзистор 5 открыт,а транзистор 1 закрыт. Величина токов через стабилизатор 9 и транзистор 3 выбранатаким образом, что ток через транзистор 3больше тока стабилизатора 9. Потенциал зпшины 14 больше максимальной амплитудывходного сигнала или равен ему. За счетэтого ток транзистора 3 протекает черезтранзистор 5, стабилизатор 9 и диод 8 и закрывает транзисторы 2 и 4. Конденсатор 12оказывается отключенным транзисторами 354 и 1.В режиме образования выборочного значения сигнала положительный импульс с и 1 ины 13 стробирующих импульсов приводит кпереключению транзисторов 1 и .5. в результате чего транзистор 5 закрывается, а транзистор 1 открывается. При этом транзисторы 2 и 4 открываются.Подбирая токи через стабилизатор 9 ирезистор 7, сохраняя при этом условие, чтоток через резистор 7 должен быть несколько 4 ббольше тока стабилизатора 9, можно добиться нулевого потенциала на Выходе устройства. Эти два условия легко выполнитьпри использовании в первом транзисторе свходной характеристикой, расположенной50на оси напряжений дальше от нулевой тоцки.Если при этом в момент выборк): на входеустройства присутствует отрицательныисигнал, то конденсатор 12 заряжается током по следующей цепи: шина 16 питания -резистор 7 - конденсатор2трыизис- бтор 4 -- шина5 питания.Так как сопротивление открытого трынзистора 4 со стороны эмиттера Оцень мало то ток заряда конденсатора 12 определяется величиной резистора 7 и величиной напряжения на пинах 16 и 5. Величина этого )га 1 ального тока с иом Ощью резистора 7 может быть выбраны сколь угодно большой, но В пределах безопгсиого значения для транзисторов, раоотающих в импульсном режиме. В начальный момент времени на транзисторе 7 создается знацительное падение напряжения, которое приводит к заииранию транзисторов 1 и 3.о мере заряда конденсатора 12 ток заряда уменьшается транзисторы 1 и 3 открыВаются и через них на" и насГ протекать ток. При достижении потенциалом на выходе устройства значения, равного входному, ток через конденсатор 2 прекращается и через транзисторы 1 и 3 течет Вес; ток стабилизатора 9. Следует заметить, цто часть тока, текущего через резистор 7, Ответвляется в резистор 6 и далее на источник Входного сигнала, причем велицины этого ответвляюингося В резистор 6 тока незначительна и меняется В заВисимости ОГ амплитуды и НО. лярности входного сигнала. Это необходимо для поддержания оессдвиговой 1 ерелачи Входного сиг:-1 ала на выход устройства,При уменьшении Входного сигнала увеличивается напряжение в транзисторе 2 и происходит увеличение коэффициента усилеиия .ь, а это, В свою очередь, при постоянном токе эмиттера приводит к уменьшению тока базы и уменьшению падения напряжений .1 аэ. Кроме того, ум с)1 ь)пение тока базы транзистора 2 может произойти из-за неидеа.1 ьности параметров с Г 11 билизато)а 9, а именно ири, лень пении потенциала иа эмит тере транзистора 2 ток через стабилизатор 9 несколько уме:1 ьгцится.с.)дновремснно ири меньшении входнОГО си Гнала уменьшается иаи) яжение 1.,),: на транзисторе 4, цто приводит к уменьшению .8, увеличеник) тока базы и увеличению .,б,. этого транзистора. Все это приводит к сме 1 ценик) ассолютього значения Выходного сигнала ио отщлиеиию к входному.С другой сторонь 1, ири отрицательном входном си 1.нале нес. Олько увели Ивается ток, огветьляюшьйся В резистор 6, и соответственно уменьшается ток через транзистор 4. Это ирив) Ит к уменыиению тока базь; транзистораи к уменьше 1 иве:о наи)яжения .,б Олби)В 5, Величину )езнстора 6, можьо ЛооГгься Одинаковых И) Величн.измене 1:ий ииряжений ")бу тэанзистороп 2 и 4 1:ри и)е:1 еии 5 х ьхоных Игналов, 1.с. лоби)ься бсссдвиговой иередаци входнос сиГ)151 л 1 11" вьхОД стр)Йства пои Всех зи 111 епиях 1 м и,итуды ВходноГО си: на:1 а.)1 ри Ос)и,ест В.1 е)Ни В 1 эб)рки сиГна:1 а Нов . Гожительной И)лярнос Ги (или к гды амлитуда входного сигнала 1 ри юслелней Выборке более поло.китсл)на, чем В ырелы 126103здушей выборке) устройство работает следующим образом. Формула изобретенияВ начальный момент времени после подачи стробирующего импульса на шину 13 напряжение на конденсаторе 12 меньше, чем на входе устройства, при этом транзистор 4 закрыт. Ток с шины 16 через резистор 7 замыкается через переход эмиттер-база транзистора 3 и источник 11 напряжения смещения. Источником этого тока является источник 11, а ограничителем тока является резистор 7. Таким образом, через базу транзистора 3 протекает ток. величинойЕ м - .6 чь1 и7Под действием тока транзистор 3 открыт, также открыт и транзистор 1, Конденсатор 12 при этом разряжается через транзисторы 1 и 3 током, равным В 1 б, т.е. начальная величина тока разряда конденсатора 12 в Я раз больше, чем постоянная величина тока с шины 16. По мере разряда конденсатора 12 потенциал на. его обкладке, соединенной с выходом устройства, повышается. Потенциал повышается до тех пор, пока транзистор 4 не откроется. При открывании транзистора 4 ток через резистор , который до этого ответвлялся только в базу транзистора 3, идет через коллектор транзистора 3, транзистори транзистор 4. При этом резко уменьшается ток базы транзистора 3 ток перезаряда конденсатора 12. Разряд конденсатора 12 прекращается, когда напряжение на его обкладке, соединенной с выходом устройства, будет равно входному напряжению.Таким образом, как и при выборке отри. цательных значений входного сигнала, выборка положительных значений сигнала производится путем перезаряда конденсатора 12 током, значительно превышающим постоянный ток с шины 6. Благодаря этому можно увеличить емкость конденсатора 12, что позволяет снизить погрешность пролезание строб-импульса на выход устройства через емкость С 6, транзистора 4. Аналоговое запоминающее устройство,содержащее первый усилитель на первом транзисторе, коллектор которого является выходом устройства, база первого транзистора соединена с выходом первого источника напряжения смещения, накопительный элемент на конденсаторе, одна из обкладок которого соединена с коллектором первого О транзистора, первый ключ на втором транзисторе, коллектор которого соединен с первой шиной питания, второй усилитель на третьем транзисторе, база которого является входом устройства и соединена с одним из выводов первого пассивного элемента на первом резисторе, коллектор третьего транзистора соединен с одним из выводов второго пассивного элемента на втором резисторе и с второй шиной питания, второй ключ на четвертом транзисторе коллектор которого 20 соединен с эмиттером третьего транзистора,с базой. второго транзистора и с анодом ограничительного диода, катод которого соединен с шиной напряжения ограничения, база четвертого транзистора соединена с шиной стробирующих импульсов, эмиттер четвертого транзистора соединен с эмиттером первого транзистора, отличающееся тем, что, с целью повышения точности устройства, в него введены третий усилитель на пятом трачзисторе, второй источник напряжения З 0 смещения и стабилизатор тока, вход которого соединен с первой шиной питания, выход стабилизатора тока соединен с эмиттером третьего транзистора, второй вывод первого резистора соединен с вторым выводом второго резистора, с другой обкладкой конденсатора и с эмиттером пятого транзистора, коллектор которого соединен с эмиттерами четвертого и первого транзисторов, база пятого транзистора соединена с выходом второго источника на пряжения смещения, вход которого соединенс второй шиной питания, эмиттер второго транзистора соединен с коллектором первого транзистора., Верес3 оронин СоставаТехред И Тираж 54 огударстве ги изобрет а, Ж 35, ате т, г нного к еиий и Рачшс Ужгород1 еорректор СПодписноемитета СССРоткрытийая наб д 4 Яул Проектная,