Устройство для вычисления функций вида и

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 1249506 Г 7/548 ПИСАНИЕ ИЗОБРЕТЕНИЯ ГОСУДАРСТВЕННЫИ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К А ВТОРСКОМУ СВИДЕТЕЛЬСТ(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ФУНКЦИИ ВИДА 11 з(псС и 11 соы.(57) Изобретение относится к вычислительной технике и предназначено для вычисления попарных произведений функций вида (/э 1 па и Усова по алгоритму Волдера. Устройство содержит т последовательно соединенных итерационных блоков, состоящих из трех сумматоров-вычитателей и ПЗУ, блок сдвига входной информации, элемент ИЛИ-НЕ, блок инверсии аргумента, блок формирования знака функций, блок сдвига, первый и второй блоки выдачи информации и соответствующие связи. При этом блок инверсии аргумента состоит из т - 1 параллельных схем свертки по модулю 2 и соответствующих связей. Кроме того, блок формирования знака функций содержит первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ и соответствующие связи. В данном устройстве повышение быстродействия осуществляется за счет сокращения на (и - т) последовательно соединенных итерационных блоков. Предлагаемое устройство может быть использовано в устройствах цифровой фильтрации Я при реализации алгоритма Волдера. 3 ил.Предлагаемое изобретение относится квычислительной технике и может быть использовано в устройствах цифровой фильтрации сигналов при реализации алгсритмовдискретного преобразования Фурье или быстрого преобразования Фурье.Целью изобретения является повышениебыстродействия устройства.На фиг. 1 приведена струкгурная схемаустройства для вычисления фу нкций видаЕ/зпа и Е/сова; на фиг. 2 - функциональнаясхема блока инверсии аргумента; на фиг. 3 функциональная схема блока формированиязнака функций.Устройство содержит блок 1 сдвига входной информации, элемент ИЛИ-НЕ 2, блок 3инверсии аргумента, блок 4 формированиязнака функций, т операционных блоков 5 5 каждый из которых содержит первый,второй и третий сумматоры-вьчитатели 6 - 8,постоянное запоминающее устройство 9,блок 10 сдвига, первый и второй коммутаторы 11 и 12, п-разрядная информационнаяшина 13, шица 14 текущего значения аргумента, итерационные блоки имеют информасионные входы 15 - 18, управляощкй входитерационных блоков 19 и информационныйвход 20, а также информационные выходыитерационных блоков 21 - 23, выход знакового разряда операционного блока 24, выходывычисленных значений функций 25 и 26.Блок 3 инверсии аргумента содержит т - 1схем свертки по модулю 2 2727, . Блок 4формирования знака функции содержит первый и второй элементы ИСКЛ 10 ЧАЮ 1 ЦЕЕИЛИ 28 и 29.Работа устройства основана на решениисисемс итерационных уравнений видаас = а, - зарпа; агс 1 р 2у.-=- у, -з)опа; х; 2+ с г 1 а у" 2се .= 01 п,Начальцье усОВИ 5: ас == аь уо == Охо = Е.По окончании итеоационцого процессавеличины уи хприобретают соответственно значения Езпа и Е,сова,.Устройство работает следуошцм образом.На вход блока 1 сдвига входной информации (фиг. 1) с п-разрядной информационной шины 13 поступает код входной величины Е, а ца вход элемента ИЛИ-НЕ - - старшис разряды этой величины. Блок 1 сдвигаицформации (например, п паралгельцыхсхем мультиплексоров) осущес; вляет коммутацию кода входной величины Е без сдвига,либо со сдвигом влево ца и-т разрядовв зависимости от команды, поступающейот элемента ИЛИ-НЕ. В последнем случаепроизводится дополнение освободившихсяв результате сдвига младших разрядов нулями. Команда сдвига, поступающая на уцравляюние входы блока 1 сдвига входнойинформации и блока О сдвига, вырабатывается элемец. ом ИЛИ- НЕ при отс утствии единиц в п - т старших разрядах входной величины Е/, С инверсного выхода блока 1 сдвига входной информ а ци и п-разрядный код поступает на первый вход первого сумматора-вычитателя 6 и с дополнительным сдвигом на один разряд вправо, достигаемым за счет соответствующего соединения линий связи, - на втсрой вход второго сумматора-вычитателя 7, а с прямого выхода - ца первьй вход второго сумматора-вычита теляи с дополните;ьным сдвигом вправона один разряд - на второй вход :ервого сумматора-вычитателя 6 первого блока 5.Г 1 оследовательно соединенные сумматоры-вычитатели 6 иблоков 5 - 5, выполняют соответственно с,едующие уравнения: 15У -;: = у- зарпа, х 2х;, = х,+в 1 пагу; 2где = 1, 2, , т.Управление сумматорами-вычитателями6 -8 -го блока осуществляется знаковым разрядом третьего сумматора-вычитателя 8 ( - 1)-го блока. Посл довательно соединенные сумматоры-вычитатели 8 блоков 5 - 5 производят вычисления в соотвтствии с уравнением25 а;+ = а; - з(дса, агсф 2Значение константы агс(д 2 , цоступаюсцей ца второй вход сумма:ора-вычитателя 8 г-го итерационного блока, выбирается из постоянного запоминающего устройства 9 соответствующего блока 5,.Число итерационных блоков (итераций)т определяется исходя из заданной относительной погрешности с цо выражению/т+16 2 т и 2 2 - 2 сп - А)22 Г 3 Е"где Е . минимальное значение кода входной вел и ч-. н ы.Управление сумматорами-вычитателями 4068 первого операционного блока 5 производится непосредственно разрядом л/4 с шины 14 текущего значеция арумецта, тем самым вычисление функций в операционных слоках 5 5 осуцсествляется в пределах значений углов от 0 до и/2, в соответствии с кодом текушего угла, поступающего по разрядам л/8- л/2 + от шины 14 текущего значения аргумента через блок 3 инверсии аргумента на первый вход третьего сумматора-вычитателя 8 первого блока 5. Для обеспечения вычисления функций при любых 50 произвольных значениях текущего угла слукат блок 3 инверсии аргумента и блок 4 формирования знака функций. Блок 3 инверсии аргумента (фиг. 2) состоит из т - 1 араллельных схем свертки по модулю 2 27 27 ., вторые входы которых объединены и подключены к эазряду л/2 шины 14 текущего значения аргумента, что обеспечивает получение инверсных значений теку;цего угла, задаваемого разрядами и/8формула изобретения Х/2", при задании текущего угла в интервале от л/2 до л и от Зи/2 до 2 л. Блок формирования знака функций (фиг. 3), состоящий из двух элементов ИСКЛЮЧАЮ 1 ЦЕЕ ИЛИ 28 и 29, производит преобразование информации, содержащейся в разрядах л/2 и л текущего значения аргумента и знаке входной величины ндпа в команды управления коммутаторами 1 и 12 в соответствии с логическими выражениямиядп(Сапа) = л ядпс + л ядпсlядп(Усова) = К/2 з 1 дп(Уз и а) ++ т/2 я дп( с/я и а),Коммутаторы 11 и 12 (например, и параллельных схем свертки по модулю 2, аналогичных устройству блока 3 инверсии аргумента) в зависимости от поступающих на них команд производят выдачу вычисленных функций, приходящих на их входы от блока 10 сдвига, на выходные шины 25 и 26 в прямом или обратном кодах. Блок 10 сдвига (например, параллельные схемы мультиплексоров) производит коммутацию вычисленных значений функций, поступаюших ,с информационных выходов 21 и 22 т-го итерационного блока 5, без сдвига либо со сдвигом вправо на и - т разрядов в зависимости от команды сдвига, поступающей от элемента ИЛИ-НЕ 2.Таким образом, предлагаемое устройство для вычисления функций вида сз 1 па и с/соза при заданной относительной погрешности позволяет существенно повысить быстродействие по отношению к известному устройству за счет сокращения последовательно соединенных итерационных блоков на число и - т; исключения первого итерационного блока= О, что достигается соответствующим заданием информации на сумматоры-вычитатели итерационного блока 51 ( = = 1) и управления ими разрядом тс/4 текущего значения аргумента; уменьшения разрядности третьего управляющего сумматоравычитателя итерационных блоков, при этом устройство фактически работает только в интервале от О до л/4, а вычисление функций для любого заданного аргумента производится за счет управления блоками инверсии аргумента и выдачи информации. Устройство для вычисления функций вида сарпа и ссова, содержащее т операционных блоков (где т определяется заданной относительной погрешностью), каждый из которых содержит три сумматоравычитателя, причем первый и второй информационные входы каждого операционного блока соединены соответственно с первым и вторым информационными входами первого сумматора-вычитателя, третий и четвертый информационные входы каждого опера 5 О 15 70 25 30 35 40 45 50 55 ционного блока соединены соответствнно с первым и вторым информационными входами второго сумматора-вычитателя, пятый информационный вход каждого операционного блока соединен с первым информационным входом третьего сумматора-вычитателя, информационные выходы первого, второго и третьего сумматоров-вычитателей являются соответтвнно первым, вторым и третьим выходами каждого операционного блока, первый информационный выхол (т) -го операционного блока соединен с первым и четвертым информационными входами т-го операционного блока, второй информационный выход (т 1)-го операционного блока соединен с вторым и третьим информационными входами т-го операционного блока, третий информационный выход (т - 1) -го операционного блока соединен с пятым информационным входом т-го операционного блока, отлинавиеегя тем, что, с целью повышения быстродействия, в него введены блок сдвига входной информации, блок инверсии аргумента, блок формирования знака функции, элемент ИЛИ-НЕ, блок сдвига, а в каждый операционный блок введен постоянный запоминаюгций блок, первый и второй коммутаторы, причм вход коэффициента устроиства солинев с информационным входом блока слвига входной информации, инверсный выход которого соединен с первым информационным входом и со сдвигом на один разряд в сторону младших разрядов с четвертым информационным входом первого операционного блока, прямой выход блока сдвига входной информации соединн со слвигом па один разрял в сторону младих разрядов с вторлм информационным входом и с третьим информационным входом псрвого операционного блока, входы с т по и (иразрядность аргумента) разрядов входа коэффициента устройства соединены с вхо дами элемента ИЛ 11-НЕ, выхол которого оединен с входами управления сдвигом блока сдвига входной информации и блока сдвига, входы с л/8 по л/2"+ разрялов аргумнта устройства соелинены с информационным входом блока инври арг мнта,прав- ля 10 щиЙ Вход которого соединси с разя;сиым входом л/2 разряда аргумента утройтва, вход а/4 разряла аргумента устройства оелинен с управляющим вхолом првого операционного блока, первый и второй информационнывыхолы и-го операционного блока соелннны Оотвтственнопрвым и вторым информационными входами блока сдвига, первый и второй выхолы которого соединены соответственно информационными входами первого и второго коммутаторов, выходы котор:;х солинны соответтвенно с первым вгорым выхоламвычислнных значений функций, входы разрялов и/2, и и знаковый аргумент устройства сосдинпы соответственно с првым, вторым и тртьим входами блока формирования знака ф нк1249511 в каждом операционном блоке выход по. стоянного запоминающего блока соединен с вторым информационным входом третьего сумматора-вычитателя, выход знакового разряда которого является выходом знакового разряда операционного блока.Д 5 г йл РБ; н.,т,яРслактор Л Норовив скЧс н;Лаков 43251 П.ам ьВНИИПИ Госуларствс нно с комитетас ,лела."л иаобрегсниРоткр13035, Москва, Ж, ,:л искан нФилиал П 1 П 1 атент.,Ул. срол, ул ср на аб., л. 4 й Проектная ции, первый и второй выходы которого соединены соответственно с управляющими входами первого и второго ком мутаторов, выход знакового разряда (т 1)-го операционного блока соединен с управляющим входом т-го операционного блока, при зтом к)нКоррск гор А1 они н иа СССРыткй