Устройство для вычисления модуля и аргумента вектора

(51) 4 ПИСАНИЕ ИЗОБРЕТЕНВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫИ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ(71) Ленинградский ордена Ленина политехнический институт им. М, И. Калинина (72) Д. А. Иванов(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ МОДУЛЯ И АРГУМЕНТА ВЕКТОРА (57) Изобретение относится к вычислительной технике и позволяет сократить время вычисления модуля и аргумента вектора. Устройство содержит первый и второй мультиплексоры 1 и 4, регистры 2 и о первого и второго аргументов соответственно, первый и второй сумматоры 3 и 7, группу элементов НЕ 6, генератор 8 тактовых импульсов, триггер 9 задания режима, счетчик 10 управления интегрированием, триггер 11 блокировки, элемент И 12, первый 13 и второй 17 элементы ИЛИ, счетчик 14 формирования аргумента вектора, дегцнфртор 15 нуля, формирователь 16 импульсов. Значения абсциссы и ординаты вводятся и устройство с входов 22 и 23 абсциссы и ординаты соответственно, а значения модуля и аргумента формируются на выходах 18 и 19 устройства. О завершении вычислений можно судить по появлению сигнала на выходе 20 устройства. 1 ил.нии О. Выхолной сигнал триггера 9, поступая на вхол сброса счетчика 10 управления интегрирования, устанавливает О на всех его выходах, ири этом тактовые импульсы на состояние счетчика не влияют. Триггер 11 блокировки находится в состоя 40 нии 1. Выходной сигнал триггера 11, поступая на управляющие входы мультиплексоров, подключает входы первого 2 и второго 5 регистров соответственно к выходам первого 3 и второго 7 сумматоров. Устройство нахолится в режиме интегрирования, но интегрирования не происходит, поскольку логический сигнал 0, поступающий с четвертого выхода счетчика 10 управления интегрированием на вход элемента И 12, запрещает прохождение импульсов с выхода гене ратора 8 тактовых импульсов на сиихронизирующие входы регистров 2 и 5. Выходной код счетчика 14 формирования аргумента вектора не изменяется, так как иа вход счетчика, подключенный к выходу элемента И 12, импульсы не поступают.55К моменту начала преобразования на вхолы первого 1 и второго 4 мультиилексоИзобретение относится к вычислительной технике и может быть использовано в специализированных устройствах для преобразования декартовых прямоугольных координат точки в полярные координаты.Целью изобретения является повышение быстродействия за счет реализации алгоритма цифрового интегрирования на комбинационных логических элементах, заменой операции деления эквивалентной операцией сдвига и выполнением всех операций над параллельными кодами.На чертеже представлена функциональная схема устройства.Устройство содержит первый мультиплексор 1, регистр 2 первого аргумента, первый сумматор 3, второй мультиплексор , регистр 5 второго аргумента, группа элементов НЕ 6, второй сумматор 7, генератор 8 тактовых импульсов, триггер 9 задания режима, счетчик 10 управления интегрированием, триггер 11 блокировки, элемент И 12, первый элемент ИЛИ 13, счетчик 14 формирования аргумента вектора, дешифратор 15 нуля, формирователь 16 импульсов, второй элемент ИЛИ 17, выход 18 модуля вектора устройства, выход 19 аргумента вектора устройства, выход 20 признака завершения вычислений устройства, входы 21 записи начального кода устройства, вход 22 абсциссы устройства и вход 23 ординаты устройства.Устройство функционирует следующим образом.В исходном состоянии генератор 8 тактовых импульсов вырабатывает прямоугольные импульсы, поступающие на счетный вход счетчика 10 управления интегрированием и первый вход элемента И 12. Триггер 9 задания режима находится в состоя 5 1 О 15 20 25 30 ров подаются параллельные т-разрядные обратные двоичные коды преобразуемых декартовых прямоугольных координат Х и У.Преобразование начинается после прихода импульса запуска на вход установки триггера 9 задания режима. Передний фронт импульса запуска (перепад из 0 в 1) устанавливает триггер 9 задания режима в состояние 1. Сигнал 1 с выхода триггера 9 поступает на вход сброса счетчика 1 О управления интегрированием. По переднему фронту очередного тактового импульса, поступающего с выхода генератора 8 тактовых импульсов на счетный вход счетчика 10, на первом выходе счетчика устанавливается логическая 1. Перепад из 0 в 1, поступающий с первого выхода счетчика 10 на вход триггера 11 блокировки, сбрасывает его в состояние 0, что приводит к блокировке триггера 9 задания режима (сигнал 0, поступающий с выхода второго триггера 11 на вход блокировки триггера 9, запрещает срабатывание первого триггера от входных импульсов), а также к переключению устройства в режим начальной установки (сигнал О поступает с выхода триггера 11 блокировки на управляющие входы мультиплексоров 1 и 4, в результате чего на входы регистров 2 и 5 с выходов соответствующих мультиплексоров подаются коды преобразуемых координат) .Второй (от начала преобразования) тактовый импульс, поступающий с выхода генератора 8 тактовых импульсов на тактовый вход счетчика 10 управления интегрирования, устанавливает 1 на его втором выходе, к которому подключены вход первого элемента ИЛИ 13 и вход разрешения записи счетчика 14 импульсов. Поскольку на другой вхол первого элемента ИЛИ 13 поступает О с выхода элемента И 12, импульс, формируемыЙ на втором выходе счетчика 10 управления интегрирования, через первый элемент ИЛИ 13 поступает на синхронизирующие входы регистров 2 и 5; ио переднему фронту этого импульса в регистр 2 первого аргумента записывается код абсциссы, а в регистр 5 второго аргумента записывается код ордииаты. Импульс, поступающий с второго выхода счетчика 10 управления интегрированием на вход разрешенния записи счетчика 14 формирования аргумента вектора, производит запись в счетчик числай= 2+ и,гле К - коэффициент нормирования.По переднему фронту третьего тактового импульса, поступающего на тактовый вход счетчика 1 О управления интегрирования, устанавливается 1 на третьем выходе.1 ерепад из 0 в 1, возникаощий на входе триггера 11 блокировки, устанавливает 1 на его выходе, в результате чего снимается блокировка с триггера 9 задания3режима и устройство переключается в режим интегрирования.Четвертый импульс, поступающий на счетный вход счетчика 10 управления интегрирования, устанавливает 1 на его четвертом выходе, при этом поступает 1 на вход счетчика управления интегрирования, запрещая изменение состояния счетчика-делителя по счетному входу, и на вход элемента И 12, разрешая прохождение импульсов с выхода генератора 8 тактовых импульсов на счет- О ный вход счетчика 14 формирования аргумента вектора и через первый элемент ИЛИ 13, на синхронизирующие входы регистров 2 и 5.Дальнейшая работа преобразователя координат описывается следующими уравне ниями:(3) (4) у(о) =у (5)где - номер тактового импульса, приходящего на тактовые входы регистров 25 2 и 5 после переключения цифровых интеграторов в режиме интегрирования, т.е. после установки 1 на третьем выходе счетчика-делителя 10, 1= 1,2,;Т - период тактовых импульсов; х(1) и у - числа, записываемые соот вественно в регистры 2 и 5 в момент времени 11 Т;Х и У - преобразуемые координаты.С целью повышения быстродействия преобразователя координат, а также с целью упрощения его структуры, операция деле- З 5 ния числа, записанного в регистре, на .2 (2) и(3) реализуется путем сдвига т-разрядного двоичного кода делимого на К разрядов вправо с последующим отбрасыванием К младших разрядов (т+Е) -разрядного ко 40 да частного, причем К старшим разрядам кода частного присваивается значение (К+ 1)-го разряда.В результаты замены в уравнениях (2) и (3) интегральных сумм соответствующими интегралами, подстановки выражений (4) 45 и (5) и перехода к непрерывному аргументу, уравнения (2) и (3) приводятся к видух(1)= Х - 2 Т з У 1)а( (6)50У)= У+Т,) У 2)а 12 (7)оПодставляя (6) в (7) и дважды дифференцируя полученное выражение, приходимк дифференциальному уравнению второгопорядка 55ау + 1 ауаУ 2"Т жс -О, (8)решение которого имеет вид(9) Су(1) = К " ( 2 Т + ")Подставляя (9) в (6), получаемх = Ксоз ( г- -+ а)2 Тх(0) = Х = К сова,(10) (1) Из (5) и (9) следует что УТ + 2 д(13) откуда следует, что количество Мимпульсов, поступающих за время преобразования на тактовый вход счетчика 14 импульсов, равно М= - о =2" (2 л - а)(14) В результате преобразования координат число Мвычитается из числа М, определяемого выражением (1), и в счетчике 14 импульсов остается разность (М - М), которая, как следует из (1) и (14), связана с полярным углом а соотношением М - Ма= 2 а(15) у(0)= У= К япа. ( 2) Таким образом, после переключения цифровых интеграторов из режима начальной установки в режим интегрирования в преобразователе координат реализуются уравнения (9) и (10), где х(1) и у - числа, записанные в регистрах 2 и 5 в момент времени 1; К - полярный радиус; а - полярный угол.Тактовые импульсы поступают на синхронизирующие входы регистров 2 и 5 до тех пор, пока число, хранящееся в регистре второго аргумента 5, не изменит знак с минуса на плюс. При этом возникает перепад из 1 в 0 на выходе старшего разряда регистра 5 второго аругмента, в результате чего формирователь 16 импульсов вырабатывает короткий положительный импульс, поступающий на вход второго элемента ИЛИ 17 и далее - с выхода второго элемента ИЛИ 17 на триггер 9 задания режима, который сбрасывается в исходное состояние. Сигналы 0 с выхода триггера 9 поступает на вход сброса счетчика 10 управления интегрированием и на выход, откуда на внешние устройства выдается сигнал о конце преобразования, На всех выходах счетчика 1 О управления интегрированием устанавливается 0 на второй вход элемента И 12, запрещая дальнейшее прохождение импульсов с выхода генератора 8 тактовых импульсов на синхронизирующие входы регистров 2 и 5 и счетчика 14 импульсов.Наименьшее положительное значение аргумента 1 О, при котором функция у(1), определяемая выражением (9), изменяет знак с минуса на плюс, удовлетворяет условию1249510 Соннин 1 с,:н С, Ь у, нКов Рсдакгор Л. Воровин Тсхрсд И. Всрес Корректор Д. Пбр нар 3; :3; 0нраж нт11 одниснос ВНИИПИ Государственного комитета СССР но делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 415 Филиал ППГ 1 Патент, г. Ужгород, ул. Проектная, 4Из (10) и (13) следует, что в момент изменения знака числа в регистре 5 второго аргумента с минуса на плюс в регистре 2 первого аргумента будет записано числохо) = К . (16) Таким образом, по окончании преобразования на выход устройства с выхода регистра 2 первого аргумента поступает параллельный гп-разрядный обратный двоичный код полярного радиуса К, а на другой1 Овыход устройства с выхода счетчика 14 формирования аргумента вектора поступает кодчисла, равного произведению полярного угла а на постоянный коэффициент.Дешифратор 15 нуля предназначен дляустановки преобразователя в исходное состояние при обнулении счетчика 14 формирования аргумента вектора. Когда на выходе счетчика 14 формирования аргумента вектора устанавливается код нуля, на выходедешифратора 15 нуля вырабатывается положительный импульс, который через второй 20элемент ИЛИ 17 поступает на вход триггера 9 задания режима и сбрасывает триггерв состояние О,формула изобретенияУстройство для вычисления модуля и аргумента вектора, содержащее генератор тактовых импульсов, счетчик формирования аргумента вектора, дешифратор нуля, триггерзадания режима, два элемента ИЛИ к элемент И, причем выход генератора тактовых импульсов соединен с первым входомэлемента И, выход которого соединен со счетным входом счетчика формирования аргумента вектора, вход установки триггера задания режима является входом запуска устройства, отгичающееея тем, что, с целью повышения быстродействия, в него введеныдва мультиплексора, регистры ервого ивторого аргументов, два сумматора, счетчик, группа элементов Но, триггер блокировки и формирователь импульсов, причсмпервые информационные входы первого ивторого мультиплексоров являются входамиабсциссы и орди наты устройства соответственно, вторые информационные входы первого и второго мультглексоров соединены свыходами первого и второго сумматоровсоответственно, управляющие входы первого45и второго мультиплексоров соединены с выходом трип ера блокировки, выходы первого и второго мультиплексоров соедине,ыс информационными входами регистроь первого и второго аргументов соответственно,вьходы регистров первого и второго аргументов соединены с входами первых слагаемых первого и второго сумматоров соответственно, выходы (п К) старших разрядов ре, истров первого и второго аргументов (и - разрядность абсциссы и ординаты; К - нормирующий коэффициент аргумента вектора) соединены с входаи (и - К) младших разрядов входа второго слагаемого второго сумматора и входами элементов НЕ группы соответственно, выходы элементов НЕ группы соединены с входами (иК) младших разрядов входа второго слагаемого первого сумматора, входы К старших разрядов входов вторых слагаемых первого и второго сумматоров соединены с входами (К+ 1) разрядов вторых информационных входов первого и второго сумматоров соответственно, синхронизирующие входы регистров первого и второго аргументов соединены с выходом первого элемента ИЛИ, первый вход которого соединен с выходом второго разряда счетчика, выходы первого и третьего разрядов которого соединены соответственно с первыми и вторыми входами установки триггера блокировки, выход четвертого разряда счетчика соединен с входом запрещения прохождения тактовых импульсов этого счетчика и вторым входом первого элемента И, выход которого соединсн с вторым входом первого элемента ИЛИ, вход сброса счетчика соединен с выходом три гера задания режима, синхровход которого соединен с выходом триггера блокировки, а вход сброса триггера задания режима соединен с выходом второго элемента ИЛИ, первы 6 вход которого через формирователь импульсов соединен с выходом знакового разряда регистра второго аргумента, второй вход второго элемента ИЛИ сгцдипен с выходом дешифратора нуля, вход которого соединен с выходом счетчика формирования аргумента вектора, вход блокировки которого соединен с выходом второго разряда счетчика, счетный вход которого соединен с выходом генератора тактовых импульсов, а выходы регистра первого аргумента и счетчика формирования аргумента вектора являются выходами соответственно модуля и аргумента вектора устройства, выход триггера задания режима является выходом признака завершения г числений устройства, входы начального кода которого соединены с информационными входами счетчика формирования аргумента вектгтпа.