Цифровой пропорционально-интегрально-дифференциальный регулятор

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНРЕСПУБЛИН 1/26 ЕТЕНИЯ ог дова рски елестрое нилов СС 81 теля, 2 ил ОСУДАРСТБЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ ИСАНИЕ И(71) Всесоюзный ордена ТруКрасного Знамени научно-истельский, проектно-конструки технологический институтния(57) Изобретение относится к областиавтоматизированных систем регулирования с цифровым управлением, Цифровой пропорционально-интегральио-дифференциальный регулятор позволяетповысить быстродействие и точностьэлектропривода в случае, когда периодквантования по времени исполнительного устройства, например тиристорногопреобразователя, в несколько раз больше периода квантования регулятора.Это достигается тем, что дифференциальная составляющая регулятора формируется в течение периода квантованияпо времени тиристорного преобразова 1 1 Изобретение отттосится к автоматике, а именно к автоматизированнымсистемам регулирования с цифровым управлением, и может найти притеениев системах регулирования скоростивращения ц положения различных механизмов.Цель изобретения - повьппение быстродействия и точности регулирования.Ня фиг. 1 приведена циклограммаработы регулятора, на фиг. 2 - блоксхема регулятора,Приняты следующие обозначения:Г - частота коммутяпии тиристорногопреобразователя; Г - частота квантования регулятора; Тр - период кнантования регулятора; Т - период квантонания тиристорного преобразователя;моменты времени, вкоторые на выходе ре,истора 8 поянляются новые значения 1 тр, И 5 - кодзадания; 11 - код обратной связи;Ы - код регулятора; Мп, Ии, Бт, - соответственно пропорциональная, интегральная и дифференциальная составляющие регулятора.Регулятор содержит пернь:е сумматор 1 и регистр 2, вторые сумматор 3и регистр 4, третьи сумматор 5 и регистр б, четвертые сумматор 7 и регистр 8, блок 9 уттрявлеция, его первый 10, нторой 11, третий 12 и четвертый 13 выходы, пятый сумматор 14и регистр 15, делитель 16, вычитатель 17 элемент 18 сравнения, умно"жители 19, 20 и 21, элемент 22 сравнения и задатчик 23 коэффициентов,Регулятор работает следуютпим образом.В исходный момент времени регистры 2, "4, б и 8 установлены в нулевоесостояние. На первый вход первогосумматора 1 поступает код задания И 5,а на второй его вход - код отрицательной обратной связи Б . С выхопсда сумматора 1 результат, являющийсяпропорциональной Ип составляющей регулятора, поступает йа вход регистра 2 и первый вход сумматора 5. Одно.временно на вход блока 9 управленияпоступают импульсы частот Г , По переднему фронту этих импульсов няпервом вьгходе 10 блока 9 формируетсяимпульс упрявленття и, поступая ня Свход регистра б, записывает в негодифйеренциональную И составляющуюрегулятора, обрязуюптуюся ня выходесумматора 5. По зядцему фронту импульса с. выходя 1 О блока 9 на его239685 2 втором выходе 11 формируется следунтщий импульс управления и, гоступая на С вход резистра 2, записывает в ттет о новое зттячение пропорциональттой состявляюпей. С Выходя регист ря 2 код Ь поступает ня первый вход сумматора 3, я па второй вход сумматора 3 -. величина интегральной Б составляющей для предыдущего момента времени, хранящаяся в регистре/Результат суммирования, представляющий собой новое зттячение Еп, с выходя сумматора 3 поступает ця вход регистра 4, По заднему фронту импульса с второго вьгхода 11 блока, 9 ня его третьем ныходе 12 Формируется очередной импульс управления, По переднему фронту этого импульса новое значение 111 запоминается в регист 5 О 5ре 4. Дттффереттциальняя составляющая Ыс выхода регистра б поступает на первый вход сумматора 1 т, В регистре 5хранится значение дифференциальнойсоставляющей 11(п), вычисленноен (и)-м цикле работы регулятора,которое с выхода регистра 15 поступает на второй вход вычитателя 7 ичерез делитель 16 - на первый входвычитателя 17. В делителе 6 происхо 30дит деление кода Е (и) на коэффи -циент Кф, определяемый отнощециемпериодон квантования Т /Т -Кф заидаваемый из задатчика 23 коэффициентов. Разность между ттроизводцой и Зс;результатом, пол 5 тенным в делителе16 с выходя вычитателя 7, поступаетня второй вход сумматора 14, На выходе последнего получается численноезначение производной М н и-м цикле,вычисленное согласно выражения 11А,п=-. т-"1, .--1 .-1; КфПо заднему фронту импульса стретьего выхода 12 блока 9 на егочетвертом выходе 13 Формируется очередцои импульс управления. По переднему троттт 5 этого импульса значентле Пт, заносится в регистр 15, а врегистр 8 ттз сумматора 7 - сумма т исостявляюптттх регулятора 1, .1, 11.НПр и по Г тупеции сттедуррте го импульса частоты Г цикл ряботь регулятора, описацттьп вьппс, повторяетсяи на зыходс регис.тря Я появляетсяновое зцачецие 11 ; и т.д.р( тт т)55 С целю исключс ция переполнениясумматора 3 между егс 1 выходом и вхорегистряцеобходттьоэлемент 18 сраттнеция, огряцттчивяющий3 1 код с выхода сумматора 3 на заданном уровне (интегральную составляющую регулятора). Умножители 19-21 необходимы для обеспечения возможности изменения параметров регулятора, т,е. коэффициентов передачи составляющих регулятора. Элемент 22 сравнения служит для ограничения выходного кода,Задатчик 23 коэффициентов предназначен для задания коэффициентов регулятора и величин ограничений Х и Ир.Процесс повторяется с приходом каждого последующего импульса частоты Г . Описанный алгоритм работыоре гуля тора может быть ре ализов ан программными средствами на базе микропроцессора или микро-ЭВМ.Формула изобретенияЦифровой пропорционально-интегрально-дифференциальный регулятор, содержащий первые последовательно подключенные сумматор и регистр, вто рые сумматор и регистр, третьи последовательно подключенные сумматор и регистр, четвертые последовательно подключенные сумматор и регистр, а также блок управления, выход первого сумматора подключен к первому входу третьег сумматора, первый выход первого регистра - к первому входу второго сумматора, второй выход первого регистра - к второму входу третьего сумматора, выход второго ре" гистра - к второму входу второго сумматора, С-входы первого, второго, третьего и четвертого регистров подключены к соответствующим выходам 239685 4блок а управления, о т л и ч а ю -щ и й с я тем, что, с целью повыше.ния быстродействия и точности регулятора, в него введены два элемента5сравнения, задатчик коэффициентов,три умножителя, последовательно подключенные пятые сумматор и регистр,делитель и вычитатель, выход третьего регистра подключен к первому входу первого умножителя, выход которого подключен к первому входу пятогосумматора, выход которого подключенк третьему входу четвертого сумматора, четвертый выход блока управленияподключен к С-входу пятого регистра,а его выход - к второму входу вычитателя, выход которого подключен квторому входу пятого сумматора, первый и шестой выходы задатчика коэффициентов подключены соответственнок вторым входам первого и второгоэлементов сравнения, первый входпервого элемента сравнения подключенк выходу второго сумматора, а еговыход - к входу второго регистра,первый вход второго элемента сравнения подключен к выходу четвертого регистра, второй, третий и четвертыйвыходы задатчика коэффициентов подключены соответственно к вторым входам первого, второго и третьего умножителей, первый вход второго умножителя подключен к первому выходупервого регистра, а выход - к первому входу четвертого сумматора, квторому входу которого подключен выход третьего умножителя, первый входкоторого подключен к выходу второгорегистра, пятый выход задатчика коэфЖициентов подключен к второму входу 40делителя.1239 б 85 Фий,2 ролев ставит орректор И. Муска Рогулич Те Тираж 836Государственного комитета ССелам изобретений и открытийосква, Я, Раушская наб., д аказ 3395 одписн 5 ул. Проектная, 4 жго Пр ственно-полиграфическое предприятие