Интегральная логическая схема (ее варианты)

СССР1980.СР1982.СХЕМА 7) Изобре пульсуве ние относится к Цель изобретени нои техн игЛ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ ОПИСАНИЕ ИЗО К АВТОРСКОМУ СВ.01.84 .04.86 Н.Ерем едонин 1.374( торско 79, кл рское 61, кл ТЕ ГРАЛ ИАНТЫ) ичение надежности работы интегралой логической схемы. Устройство содержит согласующий транзистор 1, резисторы 3,4,7,11,14,17,18 и 20, шину питания 5, фаэораэделительный транзистор 6, стабилизирующий транзистор 8, вход 2 и выход 9 схемы, выходные транзисторы 10 и 12, диод 15, рассасывающий транзистор 16, дополнительный транзистор 19 и диод 21 Введение диода 21 ограничивает насыщение согласующего 1 и фазоразделительного 6 транзисторов и уменьшает потребляемую мощность. Введение рассасывающего транзистора 16 и образование новых связей между элементами устройства позволяет уменьшить сквоз ные токи и увеличить быстродействие устройства. 2 с.и 1 з,п. ф-лы, 2 ил.12 Изобретение относится к импульсной технике и может быть использовано для построения интегральных логических схем.Цель изобретения - увеличение надежности работы интегральной логической схемы путем уменьшения сквозных токов, а также увеличение быстродействия.На фиг. 1,2 представлены принципиальные схемы вариантов предлагаемых интегральных логических схем.Интегральная логическая схема (фиг.1) содержит согласующий транзистор 1, база которого подключена к входу схемы 2 и через первый резистор 3 к шине питания, коллектор через второй резистор 4 подключен к шине питания 5, а эмиттер - к базе Фазоразделительного транзистора 6 и через третий резистор 7 - к базе стабилизирующего транзистора 8, эмиттер которого подключен к выходу схемы 9 и коллектору первого выходного транзистора 10, эмиттер которого соединен с общей шиной, а база - с эмиттером фазоразделительного транзистора 6 и первым выводом четвертого резистора 11, коллектор второго выходного транзистора 12 через пятый резистор 13 соединен с шиной питания 5, а база стабилизирующего транзистора 8 через последовательно включенные шестой резистор 14 и диод 15 подключена к общей шине, эмиттер рассасывающего транзистора 16 соединен с общей шиной, база - с вторым вывоцом четвертого резистора 11, а коллектор через седьмой резистор 17 соединен с базой первого выходного транзитора 10, коллектор которого соединен с эмиттером второго выходного транзистора 12 и через, восьмой резистор 18 подключен к его базе и эмиттеру дополнительного транзистора 19, коллектор которого подключен к коллектору второго выходного транзистора 12, а база соединена с коллектором фазоразделительного транзистора 6 и через девятый резистор О с шиной питания 5, коллектор стабилизирующего транзистора 8 соединенэмиттером Фазоразделительного транзистора 6, На фиг.2 коллектор стабилизирующего транзистора 8 соединен с коллектором фазоразделительного транзистора 6. Интегральная логическая схема (фиг;1 и 2) может дополнительно содержать диод 21, анод кото 28260 2рого подключен к базе согласующеготранзистора 1, а катод - к коллектору фазоразделительного транзистора б,Интегральная логическая схема работает, следующим образом.Если на базу транзистора 1 поступает низкий уровень напряжения, тотранзисторы 1, 6, 10 закрыты и навыходе схемы 9 Формируется высокий 1 О уровень напряжения через резисторы13, 20 и транзисторы 12, 19. Еслина вход схемы 2 подается высокийуровень напряжения, то транзистор1 открывается, его эмиттерный ток течет в цепь из резисторов 7, 14 идиода 15, а также в базу фазоразделительного транзистора 6, которьппри этом открывается. Его эмиттерныйток течет в базу выходного транзисщ тора 10, который также включается.На выходе схемы устанавливается низкий уровень напряжения, равный ьых о" Б втп2 Б где Ч, - напряжение на выходесхемы;Ц, - опорное напряжение, напряжение в точке соединениярезисторов 7 и 14;Ц; - падение напряжения на переходе база - эмиттертранзистора 8.При этом напряжении на выходесхемы 9 в базу выходного транзистора10 течет ток, определяющийся коэффициентом усилия выходного транзистора 10 и током нагрузки. Избыточный1ток, протекающий через резистор 20и фазоразделительный транзистор 6,течет в коллектор выходного транзистора 10 через транзистор 8, работающий в активном режиме.Если напряжение на выходе схемы 9понижается (например, по причине изменения тока нагрузки), то базовыйток транзистора 8 увеличивается, чтовызывает увеличение его коллекторного тока и, следовательно, уменьшениебазового тока выходного транзистора 10.50Таким образом обеспечивается ограничение нысыщения выходного транзистора 10. Напряжение на выходе схемыопределяется опорным уровнем ЬВ качестве источника опорного уровня 55используются транзисторы 10, 6, 1 сподключенным к эмиттеру транзистора 1делителем, состоящим из резисторов7 и 14 и диода 15. Диод 15 обеспечи 3 1 вает температурную стабильность 1111 и выходного напряжения.Если на базу согласующего транзистора 1 подать низкий уровень напряжения, то согласующий транзистор 1 и фазоразделительный транзистор Шоттки 6 закроются, прекратится ток в базу выходного транзистора 10, он выключится и на выходе схемы установится высокий уровень напряжения.С целью ограничения насыщения согласующего и фазоразделительного транзисторов и уменьшения потребляемой мощности в предлагаемую схему может быть введен диод 21, подключенный анодом к базе согласующего транзистора, а катодом к коллектору фазоразделительного транзистора. В этом случае обеспечивается высокое быстродействие схемы также и при изготовленииее по технологии без применения диодов Шоттки.Формула изобретения1. Интегральная логическая схема, содержащая согласующий транзистор, база которого подключена к входу схемы и через первый резистор - к шине питания, коллектор через второй резистор подключен к шине питания, а эмиттер - к базе фазоразделительного транзистора и через третий резистор к базе стабилизирующего транзистора, эмиттер которого подключен к выходу схемы и коллектору первого выходного транзистора, эмиттер которого соединен с общей шиной, а база - с эмиттером фазоразделительного транзистора и первым выводом четвертого резистора, коллектор второго выходного транзистора через пятый резистор соединен с шиной питания, эмиттер - с выходом схемы, а база стабилизируюуцего транзистора через последовательно включенные шестой резистор и диод подключена к общей шине, о т л ич а ю щ а я с я тем, что, с целью увеличения надежности работы, в нее введен рассасывающий транзистор, эмиттер которого соединен с обшей шиной, база - с вторым выводом четвертого резистора, а коллектор через седьмой резистор - с базой первого выходного транзистора, коллектор которого через восьмой резистор подключен к базе второго выходного транзистора и эмиттеру дополнительного228260 51015 20 25 30 35 40 4550 транзистора, коллектор которого подключен к коллектору второго выходного транзистора, а база соединена с коллектором фазоразделительного транзистора и через девятый резистор - с шиной питания, при этом коллектор стабилизирующего транзистора соединен с эмиттером фазоразделительного транзистора.2, Интегральная логическая схема,содержащая согласующий транзистор, база которого подключена к входу схемы и через первый резистор - к шине питания, коллектор черезвторой резистор подключен к шине питания, а эмиттер - к базе фазоразделительного транзистора и через третий резистор - к базе стабилизирующего транзистора, эмиттер которого подключен к выходу схемы и коллектору первого выходного транзистора, змиттер которого соединен с общей шиной, а база - с эмиттером фазоразделительного транзистора и первым выводом четвертого резистора, коллектор второго выходного транзистора через пятый резистор соединен с шиной питания, эмиттер - с выходом схемы, а база стабилизирующего транзистора через последовательно включенные шестой резистор и диод подключена к общей шине, о тл и ч а ю щ а я с я тем, что, с целью увеличения надежности, в нее введен рассасывающий транзистор, эмиттер которого соединен с общей шиной, база - с вторым выводом четвертого резистора, а коллектор через седьмой резистор соединен с базой первого выходного транзистора, коллектор которого через восьмой резистор подключен к базе второго выходного резистора и эмиттеру дополнительного транзистора, коллектор которого подключен к коллектору второго выходного транзистора, а база соединена с коллектором фазоразделительного транзистора и через девятыйрезистор - с шиной питания, при этом коллектор стабилизирующего транзистора соединен с коллектором фазоразделительного транзистора. 3. Схема по пп.1 и 2, о т л и ч а 1 ю щ а я с я тем, что, с целью увеличения быстродействия, в нее введен диод, анод которого подключен к базе согласующего транзистора, а катод - к коллектору фазоразделительно,го транзистора,1228260 Составитель А.ЯновТехред И.Верес Корректор М.Демчик дактор М.Товти Заказ 2296/ Тираж 816 Подписно НИИПИ Государственного комитета ССС по делам изобретений и открытий 13035, Москва, Ж, Раушская наб., 4/5 роизв венно-полиграфическое предприятие, г.ужгород, ул.Проектная