Устройство для формирования тестов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 06 Г 11/ Й КОМИТЕТ СССЕТЕНИЙ И ОТКРЫТ ОСУДАРСТВЕН ПО ДЕЛАМ ИЗ ПИСАНИЕ ИЗОБРЕТЕНИАВТОРСКОМУ/ СВИДЕТЕЛЬСТВУ СССР198.ССР1978.НИЯ ТЕС бласт ет бытьагностиЦель ти и езавита, Устевдослу(21) 3784229/24-24(57)Изобретение относится квычислительной техники и можиспользовано при тестовом дировании различных объектов.изобрет ния - расширение облменения за счет обеспечениясимости от тестируемого объеройство содержит генератор п ЯО 1226472 чайной последовательности, формирователь импульсов, два счетчика, мультиплексор, блок индикации, блок памяти тестовых программ, элемент И иэлемент ИЛИ, Генератор псевдослучайной последовательности вырабатываетпоследовательность импульсов с биномальным распределением по времени. Вустройстве обеспечено многократноетестирование одними и теми же тестами. Возможно также обеспечение регулировки частоты генератора псевдослучайной последовательности и регулирование вредности появления выходных импупьсов этого генератора, атакже формирование любой последовательности тестов, что позволяет оптимизировать диагностику объекта контроля, 2 ил.использовано при тестовом диагностировании различных объектов,Цель изобретения - расширениеобласти применения за счет обеспечения независимости от тестируемогообъекта.На фиг. 1 представлена блок-схема устройства; на фиг. 2 - схема генератора псевдослучайной последовательности.Устройство содежит генератор 1псевдослучайной последовательности,формирователь 2 импульсов, счетчики3 и 3, мультиплексор 4, блок 5 индикации, блок 6 памяти тестовых программ, элемент И 7, элемент ИЛИ 8.Генератор псевдослучайной последовательности содержит генератор 9 тактовых импульсов, счетчик 10, блоки11 и 12.памяти, элемент НЕ 13, регистр 14 сдвига, делитель 15 частоты,сумматор по модулю два 16, элементНЕ 17.Устройство работает следующим образом.Цепи сброса условно не показаны.При пуске устройства начинает работать генератор псевдослучайнойпоследовательности, вырабатывающийпоследовательность импульсов с практически биномиальным распределением,которое при большой разрядности регистра 14 сдвига ассимптотически соответствует пуассоновскому распределению.С приходом каждого импульса с выхода генератора 1 псевдослучайнойпоследовательности, счетчик 3, устанавливается в исходное состояние,импульс с выхода формирователя 2 импульсов изменяет состояние счетчика3, на единицу. Данное состояние счетчика 3 соответствует начальному адресу, по которому из блока памятитестовых программ начнется считывание тестовых наборов. На один извходов элемента И поступают синхроимпульсы, которые проходят черезэлемент ИЛИ 8 на счетные вход счетчика 3, при появлении разрешающегоимпульса с выхода признака сменыадреса блока памяти тестовых программ и изменяют выходной код счетчика 3, на единицу,Блок памяти тестовых программ выполнен таким образом, что по каждоИзобретение относится к областивычислительной техники и может быть 5 О 5 20 25 30 35 40 45 50 55 м адресу из него считывается информания, которая представляет собойтестовые наборы и адреса, по которым будет происходить мультиплексирование этой информации на выходустройства и на блок индикации. Поскольку в устройстве используетсягенератор псевдослучайной последовательности, то счетчик 3, вырабатывает адреса, распределение которых во времени также определяетсябиномиальным законом распределения,а следовательно, в устройстве обеслечена возможность многократноготестирования объекта одними и темиже тестами, что приведет к повыше нию достоверности его диагностики.Генератор псевдослучайной последовательности работает следующимобразом,Генератор 9 тактовых импульсоввырабатывает импульсы с частотой Г,поступающие на счетный вход счетчика 10, изменяя адрес опрашиваемойячейки блока 11 памяти. По кокнчании импульса на выходе инвертора 13появится положительный сигнал, воздействующий на вход записи/чтенияблока 11 памяти, обеспечивая считывание содержимого выбранной ячейкина вход последовательного сдвига регистра 14 сдвига. При появлении следующего тактового импульса осуществляется сдвиг содержимого регистра14 сдвига, Сумматор по модулю два 6формирует сигнал в зависимости отсостояний разрядов регистра 14 сдвига (и - число разрядов регистра 14сдвига, К = 2 и - числа разрядов, которые поступают на сумматорпо модулю два 6).Нулевой потенциал на выходе элемента НЕ 13 переводит блок 12 памяти в режим записи информации и выходной сигнал сумматора по модулюдва 16 записывается в опршиваемуюячейку блока 11 памяти. После заполнения счетчика 10 сигнал с выходапереполнения переводит его в нулевоесостояние и цикл повторяется.Генератор 1 псевдослучайной последовательности с периодом повторения максимальной длины составляетоснову управляемого генератора псевдослучайных чисел с практически биномиальным распределением импульсовформируемого потока, для чего исполузован принцип случайной выборки сим 226472волов из детерминированной последовательности.Каждый тактовый импульс генератора 9 тактовых импульсов, поступающийна вход генератора. псевдослучайной 5последовательности, обеспечиваетформирование на выходе сдвигающегорегистра 14 адреса опрашиваемой ячейки блока 12 памяти. Тот же импульс,Жвоздействуя на вход записи-чтенияблока 12 памяти, обеспечивает считывание содержимого опрашиваемой ячейки блока 12 памяти. По окончании импульса блок 12 памяти переводится врежим записи информации, В ячейку садресом, который определяется кодомна выходах сдвигающего регистра 14записывается сигнал с выхода управляемого делителя 15 частотыСледующий тектовый импульс изменяет адрес опрашиваемой ячейки блока11 памятии цикл повторяется. Управляемый делитель 16 работает как преобразователь код - частота. Так как в режиме записи информации на выходе 25 блока 12 памяти присутствует высокий логический уровень, на его выходе присутствует нулевой уровень только приопросе ячейкис нулевымсимволом.Поскольку адрес опрашиваемой ячей ки задается случайным числом, то на выходе генератора 1 псевдослучайной последовательности формируется инверсная последовательность импульсов за счет элемента НЕ 1 с вероятностью появления импульса за один"Ртакт, равной 1 2 , где число Ь - код на управляющих входах управляемого делителя 15 частоты, р - разрядность кода. 40Регулирование вероятности осуществляется изменением двоичной кодовой комбинации на управляющих входах управляемого делителя 15 частоты. При достаточно больших объемах 45 блоков 11 и 12 памяти выходная последовательность импульсов имеет большой период повторения с распределением, асимптотически приближаю. щимся к пуассоновскому. 50Сочетание возможностей регулировки частоты генератора 9 тактовых импульсов, рЕгулирования вороятности появления выходных импульсов генератора 1 псевдослучайной последовательности и формирование практически любой последовательности тестовпозволяет оптимизировать диагностику объекта.Ф о р м у л а изобретенияУстройство для формирования тестов, содержащее блок памяти тестовых программ, элемент ИЛИ и элемент И, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет обеспечения независимости от тестируемого объекта, оно содержит генератор псевдослучайной последовательности, формирователь импульсов, счетчик, мультиплексор и блок индикации, причем выход генератора псевдослучайной последовательности соединен с входом сброса счетчика и входом формирователя импульсов, выход которого соединен с первым входом элемента ИЛИ, выход которого соединен со счетным входом первого счетчика, разрядные выходы которого соединены с адресными входами блока памяти тестовых программ, выход признака смены адреса которого соединен с первым входом элемента И, выход которого соединен с вторым входом элемента ИЛИ, второй вход элемента И соединен с входом синхронизаций устройства, группа выходов тестовых программ соединена с первой группой информационных входов мультиплексора, вторая группа информационных входов которого соединена с группой разрядных выходов второго счетчика, счетный вход которого соединен с выходом признака смены тестового набора блока памяти тестовых программ, группа выходов адресов тестовых наборов блока памяти тестовых программ соединена с группой адресных входов мультиплексора, выходы которого соединены с информационными входами блока индикации и являются информационными выходами устройства.12264 2 7 ащтйцс Ы иг.1 Составитель А. СиротскаяТехред В.Кадар Корректор М. Максимишинец Кугрь 1 шева едакт Заказ 2135/49 Гираж 671 ВНИИПИ Государственного к по делам изобретений и 113035, Москва, Ж, РаПодписиСР омитета СС открытий ушская наб. дПроизводственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4