Измеритель разности фаз

(19) (И 1 О Б, 25 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ ИЗОБРЕТИДЕТЕЛЬСТВУ НА(57) Изоизмерител РИТЕЛЬ РАЗНОСТИ ФАретение относитсяьной технике и можано в технике систго регулирования иизобретения - расш радиот быть использ м авто- контротичеЦел ение УФ УроЮ логд лог.1 ффффф Ю Ю Фиг ОПИСАНИЕ функциональных возможностей устройства. Устройство содержит формирователь 1 фазовых сдвигов, элементы2, 3 и 4 И, формирователи 5 и 9 импульсов, триггеры 6 и 10, блоки 7и 8 приоритета, счетчик 11, блок 12начальных установок, адресный счетчик 13, запоминающее устройство14, генератор 15 тактовой частоты,блок 16 набора команд и блок 17 регистрации, Введение в устройствоблоков, позволяющих регистрироватьизменения фазы электрического сигнала в различных масштабах времени ихранить записанную информацию, позволило достичь указанную выше цель2 ил.1 12Изобретение относится к радиоизмерительной технике и может быть использовано в технике систем автоматического регулирования и контроля,Цель изобретения - расширение функциональных возможностей устройства.Цель достигается за счет введенияв устройство блоков, позволяющих регистрировать изменения фазы электрического сигнала в различных масштабах времени, а также хранить записанную информацию.На фиг, 1 приведена структурнаясхема предлагаемого измерителя; нафиг. 2 - временные диаграммы работыизмерителя,Устройство содержит формирователь1 фазовых сдвигов, элементы И 2, 3.и 4, первый формирователь 5 импульсов, триггер б, первый и второй блоки 7 и 8 приоритета, второй формирователь 9 импульсов, второй триггер10, реверсивный счетчик 11, блок 12начальных установок, адресный счетчик 13, запоминающее устройство.,1 регистрации. На входформирователя 1 фазовых сдвигов подается опорный сигнал, а его выходы соединеныс первыми входами элементов 2, 3и 4 И, на вторые входы которых черезпервый формирователь 5 импульсовлодан входной сигнал. Входы элементов 2, 4 И соединены с входами первого триггера 6, выход которогосоединен с первым входом первого блока 7 приоритета и с первым входомвторого блока 8 приоритета, а такжечерез второй формирователь 9 импульсов - с первым входом второго триггера 10, второй вход которого соединен с выходом элемента 3 И, авыход - с первым входом первого блока 7 приоритета и с вторым входомвторого блока 8 приоритета, причемвыход первого блока 7 приоритетасоединен с суммирующим, а выход второго блока 8 приоритета - с вычитающим входами реверсивного счетчика 11.Выход блока 12 начальных установок соединен с входами установкинуля реверсивного 11 и адресного 13счетчиков, Выходы реверсивного счетчика 11 соединены с входами ЗУ 14,а выходы адресного счетчика 13 - садресными входами ЗУ 14. Выход генератора 15 тактовой частоты соединен.с адресным счетчиком 13. Выходы бло 21612 2ка 16 набора команд соединены с управляющими входами ЗУ 14, а выходыЗУ - с входами блока 17 регистрации,Запоминающий измеритель разностифаз работает следующим .образом.Входной фазомодулированный сигналподается на формирователь 5 импульсов, где ограничивается и преобразуется в короткие импульсы, которые10 поступают на вторые входы элементов2-4 И. Опорная частота следованияимпульсов, которая выбирается в зависимости от требуемой точности измерений по формуле Г р = Р; П,где П - любое целое число, поступает на формирователь 1 фазовых сдвигов, Последний из одного опорногосигнала формирует три, которые потрем шинам поступают на первые входы20 элементов 2-4 И. Причем фазовыйсдвиг между двумя смежными опорнымисигналами равен 120 . Сдвиг фазы между крайними опорными сигналами равен 240, а суммарная длительность25 их должна быть больше длительностиимпульсов, поступающих с формирователя 5 импульсов,Если фаза измеряемого сигнала из-.меняется, например получает положительные приращения, то при совпадении импульсов измеряемого и опорного сигналов на выходах элементов2-4 И появляются пачки импульсов,при этом частота следования импульсов внутри пачек равна Г .На входы триггера 6 поступают пачки импульсов с элементов 2-4 И, ана выходе триггера б формируются импульсы, передний и задний фронты которых совпадают с началом пачек,40Появление первой пачки импульсовна первом входе триггера 6 приводитв рабочее состояние триггеры 6 и 10и является началом работы всего уст 45ройства. На фазовое приращение в пределах одного периода опорного сигнала детектор не реагирует, а числоимпульсов на выходе триггера 6 равно числу пройденных фазовых дискретов. На выходе триггера 6 импульсыформируются только в том случае,если на первый вход поступает сначала пачка импульсов с элемента 2 И,а затем на второй вход - пачка импульсов с элемента 4 И. Однако импульсы на выходе триггера 6 не несутинформации о знаке фазового сдвига,Чтобы определить знак, импульсы свыхода триггера 6 поступают на фор20 30 мирователь 9 коротких импульсов, Импульсы с Формирователя 9 запускаюттриггер 10, на второй вход которогопоступают пачки импульсов с элемента 3 И и приводят триггер в исходноесостояние.. Импульсы с выхода триггера 10поступают на первый и второй входыблоков 7 и 8 приоритета, а на второй и первый входы блоков 7 и 8 прио. 1 Оритета поступают импульсы с выхоцатриггера 6, На выходе блока 7 приоритета импульсы появляются лишь втом случае, если импульсы на выходетриггера 10 кончаются раньше импульсов на выходе триггера 6, а этовозможно лишь при положительном фазовом сдвиге, На выходе блока 8 приоритета в этом случае импульсов нет,При отрицательном фазовом сдвигесхема работает аналогичным образом,но порядок следования пачек импульсов меняется. В этом случае на выходеблока 7 приоритета импульсы отсутствуют и присутствуют на выходе блока 8 приоритета,При изменении Фазы регистрируемого сигнала (фиг. 2 а) на выходах блока 7 и 8 приоритета появляются импульсы (фиг. 2 8, г ), Причем на выходе первого блока 7 приоритета появляются импульсы только при положительном наклоне зависимости й== й(С), участок 1-2, фиг. 26), а навыходе другого блока 8 приоритетаимпульсы появляют,:я только при отрицательном наклоне (участок 2-3,фиг. 2 г), Частота повторения импульсов зависит от крутизны зависимостиЬ У = Г(С). С выхода блока 7 приоритета, соответствующего положительному наклону Й У = Г(С), импульсыпоступают на прямой вход реверсивного счетчика 11, а с выхода блока 8приоритета, соответствующего отрицательному наклону, импульсы поступают на реверсивный вход счетчика11. Таким образом, счетчик 11 постоянно отслеживает изменение фазыпо числу импульсов, поступающих наего входы.50При подключении схемы к источнику питания состояния реверсивногои адресного счетчиков 11 и 13 могутбыть произвольными, Подготовку устройства к работе обеспечивает блок 5512 начальных установок, который может быть выполнен в виде кнопочногопереключателя, При подаче постоянного напряжения с блока начальныхустановок на счетчики происходитстирание информации в них и одновременно запрещается счет. Началом регистрации изменения фазы являетсяснятие запрета на счет, т.е. отсутствие напряжения на входе установкинуля счетчиков (фиг. 2 ь).В режиме записи блоком 16 наборакоманд, который может быть выполненв виде набора Ь переключателей, науправляющем входе ЗУ 14 устанавливается цифровой код, соответствующийрежиму записи. В счетчике 13 адресовимпульсы, поступающие с генератора15 (Фиг. 2 д), формируют адресныекоды с тактовой частотой генератора15, Адресные коды последовательновсем ячейкам запоминающего устройства дают разрешение на запись. Такимобразом в ячейки ЗУ 14 последовательно записьвается информация,считьваемая со счетчика 11 черезравные, заданные промежутки времени(фиг. 2 е). Прекращение записи осуществляется подачей постоянного напряжения с блока 12 начальных установок на входы установки нуля счетчиков. При этом прекращается счет, асчетчики обнуляются, Записанная информация сохраняется в ЗУ 14.В режиме считывания блоком 16набора команд на управляющем входеЗУ 14 устанавливается цифровой код,соответствующий режиму считывания.Аналогично записи, команда на считывание подается блоком 12 начальныхустановок (фиг. 2 а). При этом считывание происходит с тактовой частотой, удобной для считьвания (Фиг.2 Б,К)При считывании информация из ЗУ 14поступает на блок регистрации 17, например на цифровой самописец, который по точкам воспроизводит зарегистрированное измерителем изменениефазы (фиг, 2 г),Для вторичной регистрации процессов необходимо блоком 16 набора команд установить соответствующий кодна управляющем входе ЗУ 14 и обнулить счетчик блока 12 начальных установок,Формула из о бр ет енияИзмеритель разности Фаз, содержащий. формирователь фазовых сдвигов, вход которого подключен к опорному входу измерителя, а выход - к первым1221612 г Фиг. ГСоставитель В.Шубин Техред Н.Бонкало Редактор Т.Митей орректор Л, Пилипенко Заказ 1609/ Подписноекомитета СССРи открытийая.наб., д. 4 Тираж 72 НИИПИ Государств по делам изобр 5, Москва, Ж, ного ений аушс 13 Филиал ППП "Патент", г. Ужгород, ул, Проектная, 4 входам элементов И, вторые входы которых подключены к выходу первогоформирователя импульсов, а входпоследнего подключен к сигнальномувходу измерителя, при этом выходыпервого и третьего элементов И подключены к входам первого триггера,выход которого соединен с первымвходом первого блока приоритета и спервым входом второго блока приоритета, а также через. второй формирователь импульсов - с первым входомвторого триггера, второй вход которого подключен к выходу второгоэлемента И, а выход - к второму вхо-ду первого блока приоритета и второму входу второго блока приоритета,причем выход первого блока приоритета соединен с суммирующим, а выходвторого блока приоритета вс вычитающим входами реверсивного счетчика, а на вход установки нуля реверсивного счетчика подключен блок начальных установок, блок регистрации,о т л и ч а ю щ и й с я тем, что,с целью расширения . функциональныхвозможностей, в него введены адресный счетчик, запоминающее устройство, генератор тактовой частоты,блок набора команд, причем выход 10 блока начальных установок соединенс входом установки нуля адресногосчетчика, выходы реверсивного счет чика соединены с входами запоминающего устройства, а выходы адресного 1 счетчика соединены с адресными входами запоминающего устройства, выход генератора тактовой частоты соединен с адресным счетчиком, выходыблока набора команд соединены с уп 2 р равляющими входами запоминающегоустройства, выходы которого соединены с входами блока регистрации.