Устройство для вычисления преобразования фурье-галуа

/33 ВЕННЫЙ КОМИТЕТ СССИЗОБРЕТЕНИЙ И ОТКРЫТИ 4 ГОСУД АРСПО ДЕЛ ОПИСАНИЕ ИЗОБРЕТЕН ВИДЕТЕЛЬСТВУ АВТОРСНапизация преобр н.: Маккеллан менение теории обработке сигналов связь, 983, с. 18Патент франции кл. а 06 Р 5/332 ы- вНИЯ ПРЕ(54) УСТР ОБРАЗОВАН (57) Изоб слителбернети повышен достига водитсястройств ИСТВО ДЛЯ ВЫЧИСЛЕ ИЯ ФУРЬЕ-ГАЛУАетение относится к выой технике и технической е. Цель изобретения : быстродействия. Цель я тем, что в устройствоблоков элементов ИЛИ,управления, включающее сдвигающий регистр (распределитель), ВБ-триггер, схему И и р элементов ИЛИ. На первые входы блоков элементов ИЛИ подаются входные данные. Вторые входы блоков элементов ИЛИ соединены с выходами регистров первой группы, выходы блоков элементов ИЛИ соединены с входами регистров второй группы с выходов которых данные через умножители на коэффициент, выходы которых соединены с входами регистров первой группы, поступают на сумматор по модулю М, выход которого является в ходом устройства, Устройство упра ления обеспечивает перезапись данных в регистры второй группы с выходов умножителей на коэффициент через регистры первой группы. После начального ввода данных вычисляется последний коэффициент преобразования, а затем за счет парал-, лельных обратных связей с выходов умножителей на коэффициент на входы регистров первой группы и все последующие. 1 ил.351218Изобретение относится к вычислительной технике и технической кибернетике и может быть использовано в цифровых вычислительных системах, предназначенных для обработки сиг 5 налов, в частности для обработки изображений.Цель изобретения - повышение быстродействия устройства.На чертеже представлена функциональная схема устройства для вычисления преобразования Фурье-Галуа.функциональная схема устройства, для вычисления преобразования Фурье- Галуа содержит р регистров 1 (промежуточного хранения данных), р,блоков элементов ИЛИ 2, регистров 3 (хранения данных); р умножителей 4 на коэффициент,сумматор 5 по модулю М (М=2 р - разрядность чисел), синхронизатор 6, состоящий из сдвигового регистра 7, р элементов ИЛИ 8, ВБ-триггера 9 и элемента И 10, информационный 11 и тактовый входы 12. Далее с приходом 2-го отсчета регистр 7 переключается в состояние, когда уровень логической "1" появляется на втором выходе, т.е. на выходе второй ячейки регистра 7, и второй отсчет входных данных анало 30 гично первому записывается во второй регистр 3. Точно так же записываются остальные отсчеты входных данных. Последний Р -й отсчет записывается в Р - й регистр 3. С вы - ходов Р регистров отсчеты входных даннйх поступают на Р умножителей 4. Первый блок 4 производит умножениеРРна 2 , второй блок 4 - на 2 , третий блок 4 - 2.р-й блок 4 производит умножение на 2 . Поскольку при преобразовании Фурье-Галуа вычисления производятся по модулю целого числа, в данном случае по модулю числа М = 2 , где простое число, то умножения на коэффициент представляют собой циклические сдвиги кодового слова, Реализовать умножение на коэффициенте по модулю М = 2можно простой коммутацией проводов, С вьходов Р блоков 4 значения отсчетов х(б) х(р), умноженные соответственноо р на 2 , 2 2. , поступают на Р регистров 1 соответственно, где запоминаются. Кроме того, данные с 55 выходов Р блоков 4 поступают на входы сумматора 5 Р -разрядных чиселР 1по модулю М = 2 . В результате 196 2суммирования получаем спектральный коэффициент (Р -), Сумматор 5 Р -раз рядных чисел по модулю М = 2 состоит из обычного сумматора р-разрядных чисел и р-разрядного сумматора, служащего для коррекции результата суммирования по модулю М. Разряды, вышедшие за пределы р-разрядной сетки, суммируются с младшими. Возможный перенос Р в р+1) -й разряд суммируется с младшими разрядами. С выходов Р регистров 1 данные через Р блоков 2 поступают и запоминаются в Р регистрах 3 и снова умножаются на коэффициенты последней строки матрицы преобразования. В результате суммирования умноженных вторично отсчетов входных данных получаем значение спектрального коэффициента Б(Р), Такой процесс повторяется Р раз, пока не получится спектральный коэффициент Б(0).Управление этим процессом осуществляетая следующим образом.Регистр 7 переключается в положение Р +1 (при записи последнего отсчета входных данных регистр 7 находится в состоянии, когда напряжение логической 1 присутствует на выходе р - положениер ). Импульс с выхода (р+1)-го регистра 7 устанавливает ВБ- триггер в положение Я=1. Сигнал Я= открывает прохождение тактовой частоты через элемент И 10. Импульс с выхода этого элемента поступает на тактовые входы Р регистров 1, Тот же импульс с выхода элемента И 1 О поступает на входы элементов ИЛИ 8, с выходов которых он уже в качестве Р импульсов поступает на тактовые входы Р регистров 3. С появлением сигнала логической на выходе 2регистра 7 ВБ-триггер устанавливается в состояние Я=О, закрывая элемент И 10, но за счет задержки включения ВБ-триггера импульс тактовой частоты успевает пройти на тактовые входы Р регистрови 3, и в результате вычисляется коэффициент Б(0), С приходом следующего импульса тактовой частоты регистр 7 устанавливается в нулевое положение и тем самым схема готова к приему следующих отсчетов входных данных.12 1 й 196 Формула иэобретени Устройство для вычисления преобразования Фурье-Галуа, содержащее первую и вторую группы регистров по р регистров , причем выход -го (=, р) регистра второй группы подключен к входу д-го умножителя на коэффициент, выход которого подключен к -му входу сумматора по модулю М (М = 2 , выход которого является информационным выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены Р блоков элементов ИЛИ, ВЯ-триггер, элемент И, р элементов ИЛИ и сдвиговый регистр, выход -го разряда которого подключен к первому входу -го элемента ИЛИ, выход которого подключен к тактовому входу -го регистра второй группы, информационный вход н которого подключен к выходу -гоблока элементов ИЛИ, первый входкоторого подключен к выходу -го регистра первой группы, информаци 5 онный вход которого подключен к выходу -го умножителя на коэффициент,выход (р+1)-го разряда сдвиговогорегистра подключен к 8-входу ВЬ-триггера, выход которого подключен к10 первому входу элемента И, выходкоторого подключен к второму входу-го регистра первой группы, вторыевходы блоков элементов ИЛИ являются15 информационными входами устройства,тактовым входом устройства являет(ся тактовый вход сдвигового регистра, соединенный с вторым входом элемента И, а выход 2 р) -гс20 разряда сдвигового регистра подключен к К - входу КЗ - триггера.