Устройство обработки импульсов

), М., 1979Мусин льный м М.: - С 26-229,з ветскоеТехни вып, 1(1 сер ч ОСУДАРСТВЕННЫЙ КОМИТЕТ С ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТК(54)(57) УСТРОЙСТВО ОБРАБОТКИ ИМПУЛЬСОВ, содержащее усилитель расширенных импульсов и аналого-циФровой преобразователь, о т л и аю щ е е с я тем, что, с целью уменьшения погрешности преобразования иповышения помехозащищенности, в него введены электронный переключательпервый, второй и третий компараторы,источник опорного напряжения, блокуправления и первый и второй интеграторы, причем входы интеграторов объединены и подключены к выходу усилителя расширенных импульсов, выходпервого интегратора соединен соответственно с первыми входами первого компаратора, третьего компаратора и электронного переключателя, а выход второго интегратора - с первым входом второго компаратора, вторым входом третьего компаратора и вторым входом электронного переключа. теля, выходы первого и второго компараторов соединены с первым и вторым входами блока управления, а выход третьего компаратора - с третьим входом электронного переключателя, выход которого подключен к первому входу аналого-цифрового преобразователя, второй вход последнего соединен с первым выходом блока управ- И ления, первый выход аналого-цийроЗ вого преобразователя является выходом устройства, а второй выход соединен с третьим входом блока управления, второй и третий выходы которого соединены соответственно с вторыми входами первого и второго Мвай интеграторов, вторые входы первого Я и второго компараторов соединены с ,источником опорного напряжения, вход усилителя расширенных импульсов явля р ется входом устройства обработки4 Ь импульсов.МайИзобретение относится к импульсной технике и может быть использовано при создании радиоизмерительной аппаратуры, в частности измерителей параметров импульсов, вольтметров и др.Цель изобретения - уменьшение погрешности преобразования снижение7требований к быстродействию и повышение помехозавищенности.На фиг, 1 представлена электричес. кая блок-схема устройства, на фиг.2 - пример конкретной реализации блока управления,Устройство содержит усилитель 1 расширенных импульсов и аналогоцифровой преобразователь 2, электронный переключатель 3, первый второй и третий компаряторы 4, 5 и б, источник 7 опорного напряжения, блок Я управления и первьдй и второй интеграторы 9 и 10, причем первые входы интеграторов 9 и 10 объединены и подсоединены к выходу усилителя 1 расширенных импульсов, выход первого интегратора 9 соединен с первым входом первого компяратора первым входом третьего компяратора б и первым входом электронного переключателя 3, а выход второго интегра. торя соединен с первым входом второго компяраторя 5, вторым входом третьего компараторя б и вторым входом электронного переключателя 3, выходы первого и второго компаратора ц и 5 соединены с первым и вторым входом блока 8 управления, выход третьего компяратора б соединен с третьим (управляющим) входом электронного переключателя 3, выход которого подключен к первому входу аналого-цифрового преобразователя 2, второй вход которого соединен с первым выходом блока 8 управления, первый выход аналого-цифрового преоб разователя (АПП)2 является выходом 11 устройства, я второй выход АЦП 2 соединен с третьим входом блока Я управления, второй и третий выходы которого с.оединены соответственно с вторыми входами первого и второго интегратора 9 и 10, вторые вхоцы первого и второго компараторов и 5 соединены с источником 7 опорного нап 1 яжеддия, вход усилителя 1 расширенных импульсов является входом 12 устройства обработки импульсов5 30 35 51 О520 40 45 50 55 Работа устройства заключается в следующем,При отсутствии сигнала на выходеусилителя 1 расширенных импульсов,а следовательно, и на входе первогои второго интеграторов 9 и 10 онипопеременно находятся в режиме интегрирования и обнуления, т,е, хотябьд один из интеграторов находится врежиме интегрирования. Управлениеинтеграторами 9 и 10 происходит отблока 8 управления, причем режимыинтегрирования первого и второго интеграторов 9 и 10 перекрываютсяво времени. Время перекрытиябольше или равно максимальнойдлительности входных импульсов. Таким образом независимо от времениприхода входного импульса, хотя быодин из интервалов проинтегрирует его полностью.С приходом входного импульса на вьдходе одного или сразу двух интеграторов 9 и 10, в зависимости от времени прихода импульса появится выходной сигнал. пропорциональный площади вх. дного сигналя, при этом срябатываг т соответственно один или оба компяратора ч и 5, в зависимости от времени прихода входного сигнала. Возможны три ситуации прихода вхоД. нога импульса, Первая ситуация, когда во время действия входного импульса один интегратор работает, а второй интегратор приводится в исходное состояние В этом случае полезный сигнял появляется только на одном выходе устройства, срабатывает один ком. паратор. Вторая ситуация, когда в момент прихода измеряемого импульса работают оба интегратора, В этом случае на обоих выходах устройства при идентичности интеграторов 9 и 10 появляются одинаковые выходные сигналы, срабатывают оба компаратора 2 д и 5. Третья ситуация, когда измеряемый импульс начинается при работе одного интегратора, а заканчивается когда включены оба интегра тора, т.е. один из интеграторов начинает работать во время действия входного импульса. В этом случае срабатывают оба компаратора 4 и 5. На вьдходах обоих интеграторов 9 и 10 появится сигнал, но на выходе то. го интегратора, который работал в течении всего времени действия вход. ного импульса, сигнал будет больше.Этот сигнал и является верным, так как появился на выходе интегратора, проинтегрировавшего весь входной импульс, Таким образом, общим для всех треХ случаев является то, что достоверным всегда является больший сигнал, его величина.Сигналы с компараторов 4 и 5 поступают на блок 8 управления, который управляет интеграторами так, что они остаются в режиме интегрирования, и вьдает импульс на запуск АПП 2. Лля подачи на первый вход А 1 П 2 наибольшего сигнала служит электронный переключатель 3, который управляется от третьего компаратора 6. После окончания преобразования сигнала, поступившего на вход А 11 П 2, в цифровой код он выдает сигнал об окончании работы на блок 2 управления, который переводит интеграторы в первоначальный режим попеременного интегрирования.Первый и второй интеграторы могут быть выполнены на операционных усилителях с включением интегрирующей емкости в цепь обратной связи, а для управления интегратора можно применить электронный ключ, замыкающий эту емкость.Блок 8 управления может быть расчитан формально как конечный автомат исходя из логики его работы, и может, например, содержать первый, второй и третий элементы ИЛИ 13, 14 и 15, генератор 16 последовательностей импульсов, триггер 17 КЯ-типа и ждущий мультивибратор 18, первым и вторым входами блока 8 управления являются первый и второй входы третьего элемента ИЛИ 15, выход которого подключен через ждущий мульти- вибратор 18 к третьему выходу блока 8 управления и к входу триггера 17, К-вход которого соединен с третьим входом блока 8 управления, а прямой выход триггера 17 подключен к первым входам первого и второго элементов ИЛИ 13 и 14, вторые входы которого подключены к входам генераторапилообразных импульсов, а первый ивторой выходы первого и второго элементов ИЛИ являются соответственнопервым и вторым выходами блока 8управленияБлок 8 управления работает следующим образом.При отсутствии входного сигнала 1 О триггер 17 находится в нулевом положении и на выходы элементов ИЛИ 13,14проходят импульсы управления с генератора последовательности импульсов(ГПИ) 16. Сигналы с выходов первого 15 и второго компараторов 4 и 5 поступа.ют через элемент ИЛИ 15 на ждущиймультивибратор 18, который вырабатывает импульс запуска АЦП и устанавливает триггер 17 в единичное состоя ние. Сигнал с триггера 17 через элемент ИЛ 1 13 и 14 запрещает обнуление интеграторов (считается, чтообнуление интеграторов происходитпри нулевом сигнале на выходе эле ментов ИЛИ 13 и 14). После преобразования аналогового сигнала в цифровой код А 1 П 2 сигнал с выходаАЦП 2 возвращает триггер 17 в исходное положение и интеграторы 2 и 3 ЗО переходят на режим попеременной работв (исходеый режим),Таким образом, независимо от времен прихода входного импульса устрой.ство обеспечивает его более точное иэмерение и исключение погрешности за счет задержки синхронизирующего сигнала, т,е. нет погрешности привязки. Уровень срабатывания компараторов 4 и 5 путем подачи напряжения 4 О на вторые их входы выбирается равным сигналу с выхода интегратора, соответствующего минимальному по амплитуде и длительности входному сигналу, что исключает ложное сраба тывание устройства от помех, произведение длительности которых на их амплитуду, т.е. площадь, меньше площади минимального измеряемого импульса.Составитель В, ЧижикоТехред З.Палий Корректор И. Эрдей враменк едактор 8 комитета ССС Заказ 6,о одписно 1 ираж 8 К 11111111 1 осударственного но дечам изобретенийЗ1., 11 оС КВа, Ж - 35, Раущ