Многоканальный цифровой коррелятор кодовых символов

(19) (1 0 15 33 ОАНИЕ ИЗОБРЕТ ПЬСТВУ ов(где д = 1,к)лючена соответст младших разрядовгистра (-1) -го а, выходы ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ АВТОРСКОМУ СВИ(56) Авторское идетельство СССРУ 369570, кл, 6 Р 15/336,1971.Авторское свидетельство СССРУ 691867, кл. С 06 Р 15/336, 197,(54)(57) МНОГОКАНАЛЬНЫЙ ЦИФРОВОЙКОРРЕЛЯТОР КОДОВЫХ СИМВОЛОВ, имеющий И каналов, каждый из которыхсодержит К -разрядный, регистр,-го канала подквенно к выходамодноименного рематоров каждого канала соответственно соединены с информационными входа"ми разрядов регистра того же канала, тактовые входы разрядов регистров всех каналов объединены и являются входом синхронизации коррелятора, о т л и ч а ю щ и й с я тем,что, с целью упрощения коррелятора,в него введен элемент НЕ, а в каждый канал - коммутатор, причем выходкоммутатора первого канала подключен к информационному входу регистра того же канала, выход коммутатора каждого-го канала (== 2, ) соединен с входами сумматоров того же канала, управляющие входы коммутаторов всех каналов объединены и подключены к выходу элемента НЕ, вход которого объединен с информационными входами коммутатороввсех каналов и является информационным входом коррелятора.(эб Я борэ,1 нххт к и мо)1(ет (эттт( т,; (Г(ЭХХЬХОБЯНО, В НЯСТЦОСТИ Втрт). грЯЗ"РЯЭОТКЕ 115 ф(ЭОВГК "ГП:".лТОВГ 01",ТЕ, ИЛИ тПХС 1)рОВШ)С Г ТЕ( гРН 111Поп)ЗОВЯБИРГ ГТЛЛ СИХХК .01 ХГХЗЯХХИ.:,1 В,.П НЫХ ХСОГХСЭВ ООЛЬШОЛ 1 сИ 1;ЕЛЬТ) . Зо 3 ЭЕТЕНИН ЛВГ ЛЕТОВ ", 1".1(ЕЦЯ(З КОРРЕЛГ,.ТОРЯ.11 Я Н -гр) Е)ГСЕ 1 рЕ т(;ТЯВЛл На Э,"С.О.3 )т за.ХГВ 0 д сом(э(ец(11 аР УМЯТО гЬ 1;, 3 т(аттР ("(Вгс О ссХ(та ("лг)013,/. МД;СРТ 0 ТЬ 11(ПОРГТЗОВ;Н:)(ТГС;)Э(ГЬ 1 Пст)акпОтЯ.1 ЕТЬ спи ПРОСТО т "С1". Гика, .эпемент гЕ 1 соеХихен с у"Тря - ., :".к)111.1(1 ВСОН(0 Ко 1)ТЯТОра КЗ)С(ХО Г(." Я стсррг)ТТ В ГОГко ГороРО Об Г,с:ГтС 11(1)01 Э;ра)Г)(ЭНХЫЭ 51 Вкопа:"Ь: СОМ:т .т1)лтт Г)СЕ. - . т,Янаэ ОВ 51 3)С 05(ОМ ЗРХЗМС)г, и Я). Опт;(Этт)1 РиотО ". МРта, кК т, РПиттОВ ПЕГ"т("т (1.-ГО с-".ВЛП;: . ЗЬ.ССж СУмГМЯ-ОРОВ , СОР ТЗЕТ -:, т).;-ТСРЕДГНЕВ( ," 1(н(ЪОРМЯХИО 1 ПЬХсГ 1 Т"0)П ЯГра;.-3511 ЭГ)В . РТ"Гл, Тс)ЯГГ)0 1(С Ят:т-Р 1 д тсг ьтсхуод тэа р сх) г( Р ОР (т,л;ЕХГЬс СОгр Я 1 Еццрт. Обгтс) спот(:тт;тРЕГХС 1 ГЭЬ ИМЕПГ т=ОттИНЯКОВОЕ =И(тг)Гст . т)с(п51 . тг(т 1 3 тол. д стст)с) ) 1 ; ,РЕГИСТРаИ т)ЯВНО ХГЕРТОХ Яс Тт п(1 э-11 с:Я 51Г)1 (+ / ( ЯКс. СъбГЯ С(1ГИСтр ТТР Э 30 Х" О гсаХ Ята ГгттГРРО г т(т . Я:р)Ц, ВторОГО КЯНЯЛЯ " пВЯ ГЭЯЗ.,51(гоТ 1)ЕТЬЕ О КЯНЯЛЯ ТЯ)КЕ НВЯ тт(ТВЕ 0ТОГО.;)ИТОГО ШЕСТОГО И С(-.ттт.,с(г)11 Яа,ттСЭ 3 - По ТЭ 1 РЯЗТЭЯХст. И т,п.1(г)ТЭ-;Гл;1 Хт Оаоот(Р Т ( рт(31":, Ьтт 11,обряЗОТ .,.(Ом:"ТПТТЯТОРЫ. ПЙДКПВЧЯ(Г КС В)с.Д Я 1 СУ 18 ТСЭ 1)0 В КЯ)СДО ГО С.:.ХХ ЯХЯ,Т:Н ССО 130 1;1 С(МВ ОРЛ;, По С; Т, 5111 Я(Р(Г 1 ПО 1(ГНЕИООР 1) 51 П 3(Е ГЭСИО С . - ."ЬК(ЭПЯ;. - )Хе г",С Р Т Я;11 1, В 31 ЬВ,СИ 0 С 1 1( 0 .;3 НЯН ЕГ("по (РГ.ВОРа Заг ЯВНОГО 1;1)51 т".1 ец(гстц.:.15( Образом1 1 э. т .г с с т 7 Г Г,"е н и " и Р е В 0 Г 0 с им тз Ол ЯаагХт,; 1. Г 1 Э :.0,Г КОМбн 1 Я 1 ГЦ 1 Пэ тт(ХНЕ 5т(0),.1 т ГОРЕ 2 тЕВНОГО СЯНЯПЯ ВОЗ.3 И,"; Г. т Р, " 1:):15 ЬЙ ПОТЕ(и(Ха И ПтЭИ ПОСг;1:11 1 ЯкггРэГС ИЬПУЛЬСЯ ПО 1 ИНЕ 6.1 1 ГЕГ ПЕ ОНОГО КЯНЯЛЯ:-ГсПГХШЕТСЯ Р Г 11,-, 11 ЭИ 1(СО СттПЛЕБМ В 1 ОРО ГО КО ; - , .(; Г ;,;; ГРОРЯ З Ягт ЯВЬой т;г 1;,(ЭИ",1 ЯЦ(гПХ ,-,;:,11 11 Ь, ГЭЕЗ,(Л:Г.".Х О 1 ТЕХ ОЬГЯЗОБЯН, -., - ,с(г-. ( .; Р гтКЯ;-т=ТГЯ Ко 1 О 3 1рый вместе с единицей первого каналапоступает на входы соответствующихсумматоров 4,Вторым тактовым импульсом выходные значения этих сумматоров будутподаны на регистр 3 второго канала,в котором запишется число 2, Очевидно, при поступлении третьего символа заданной кодовой комбинации втретьем канале будет записано число 3 и т,д., пока не появится последний символ кодовой комбинации,когда в И -м регистре ЗИ запишется число 11, соответствующее числуразрядов в заданной кодовой комбинации, В другие моменты времени 1.1 -йрегистр будет накапливать числа,меньшие 1, соответствующие числусовпадений 11 символов кодовой комбинации, поступившимй до данного момента времени с заданной комбинацией.Сумматор 4, предназначенный дляопределения нового значения соответствующего разряда регистра 31при добавлении к предыдущему числувыходного сигнала коммутатора 2должен работать следующим образом.Единичное значение на его выходедолжно образовываться когда выходной сигнал коммутатора 2 равен нулю, а одноименный разряд регистра 3предыдущего канала находится в единичном состоянии; когдавыходной сигнал коммутатора 2 равенединице, одноименный разряд регистра 3 предыдущего канала находится в нулевом состоянии, а триггеры младших разрядов этого регистра находятся в единичном состоянии;когда выходной сигнал коммутатора 2равен единице, одноименный разрядрегистра 3 предыдущего каналанаходится в единичном состоянии, асреди триггеров младших разрядовэтого регистра имеется хотя бы один,находящийся в нулевом состоянии.Нулевое значение сумматора 4должно образовываться во всех остальных случаях, а именно при нуле 1 206803 4вом выходном сигнале коммутатора 2.и когда одноименный разряд регистра 31 предыдущего канала находитсяв нулевом состоянии; при единичном выходном сигнале коммутатора 2и когда одноименный разряд и всемладшие разряды регистра 31 предыдущего канала находятся в единичном состоянии; при единичном выход 10 ном сигнале коммутатора 2 и когдаодноименный разряд регистра 3предыдущего канала находится в нулевом состоянии, а среди младших разрядов этого регистра имеются раз 15 ряды, находящиеся в нулевом состоянии,Обозначив выходной сигнал коммутаторов 2 в К -м канале логическойпеременной А, а состояние разрядоврегистра 3 к предыдущего канала какВк В к " т В, где верхнийиндекс обозначает номер разряда,можно записать логическое выражениедля значения переменной на выходе25 сумматора 1 т 1 -го разряда или значения соответствующего триггера в к-мканалетп тт 1 тт ттт щ ттт1 6=115,11 Ат,.1 1, "бкб( 1 "11-11 30Таким образом, сумматор 4 представляет иэ себя стандартный сумматор двух двоичных чисел, суммирующийОДНОРазРЯДНОЕ ЧИСЛО АС тт 1 -РазРИД.тт 1 ттт -1ным числом В 1( 1 Вк фф В 1 135Введение новых элементов - элемента НЕ и коммутаторов позволяет повысить быстродействие предлагаемогоцифрового коррелятора в связи с тем,что исключена операция сравнения очередного кодового символа со значением всех кодовых символов заданного разрядного кода в схеме равнозначности, 1(роме того, введение коммутаторов позволяет существенноуменьшить объем оборудования за счетисключения иэ коррелятора блоков задания значений разрядного кода иэлементов равнозначности,.что особенно важно в случае кодовых комбинацийбольшой длины.