Частотно-фазовый детектор

/ АНИЕ ИЗОБРЕТЕНИЯ СВИДЕТЕЛЬСТВУ АВТОРСК детектора ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ(56) Авторское свидетельство СССР У 936375, кл. Н 03 Р 13/00, 1980.Авторское свидетельство СССР В 985929, кл. Н 03 Р 13/00, 1980. (54) ЧАСТОТНО-ФАЗОВЫЙ ДЕТЕКТОР (57) Изобретение относится к радиотехнике и может быть использовано,например, в устройствах автоподстройки частоты и фазы. Цель изобретения - расширение функциональных возможностей путем формирования .дополнительных потенциальных сигналов рассогласования в режиме частотного детектирования. Входная клемма 1 детектора соединена с С -входом З - триггера 2 и К -входом З в .триггера 3. Входная клемма 10 детектора соединена с С -входом З -триггера 3 и к -входом 3 -триггера 2. Э -вход Ю -триггера 3 соединен с инверсным вцхо.дом Э -триггера 2. Прямой выход0-триггера 2 соединен .с Б -выходомП-триггера 8 и выходной клеммой 11детектора. С -вход триггера 8 соединен с Р -входом Э -триггера 2,прямой выход - с выходной клеммой4 детектора, а инверсный выход - спервым входом элемента И-НЕ 5, выход которого соединен с выходнойклеммой б детектора, второй входсоединен с инверсным выходом 3 -триггера 9. Прямой выход последнегосоединен с выходной клеммой 7 детектора, С -вход - с Р -входом З -триггера 3, а 1) -вход - с прямым выходом 2 -триггера 3 и выходной клеммой12 4 ил.1203685с 1Изобретение относится к радиотехнике и может быть использовано вустройствах автопадстройки частотыи фазы, синтезаторах частот, н устройствах цифровой обработки сигналовсинхронных демодуляторах Фазовой ичастотной манипуляции, для индикации синфазного состояния сигналон.Цель изобретения - расширениефункциональных возможностей путемформирования дополнительных потенциальных сигналов рассогласованияв режиме частотного детектирования.На фиг, 1 изображена схема частотна-Фазового детектора.; на фиг, 2 4временные диаграммы работы частатнсФазового детектора.Устройство содержит входнуюклемму 1, первый 2 -триггер 2, второй 2 -триггер 3, выходную клеммул, элемент И-НЕ 5, выходную клемму 6, выходную клемму 7, третий2-триггер 8, четвертый 2 -триггер9, входную клемму 10 и выходныеклеммы 11 и 12,Входная клемма 1 детектора соединена с С -входом первого 2 -триггера 2 Н 1 -входом второго -триггера 3. Входная клемма 10 соединенас С -входом второго 2 -триггераЗН-входом первого 3 -триггера 2.0-вход первого Р -триггера 2 соединен с инверсным выходом второгоВ-триггера 3, а 3 -вход второго 3 -триггера 3 соединен с инверсным выходом первого 1. -триггера 2. Прямой выход первого ь -триггера 2соединен с 2 -входом третьего 2 -триггера 8 и выходной клеммой 11,С-вход третьего триггера 8 соединенс к -входом первого триггера 2 прямой выход - с выходной клеммой 4,а инверсный - с входом элементаИ-НЕ 5, выход которого соединен свыходной клеммой 6, а второй входсоединен с инверсным выходом четвертога П -триггера 9, прямой выходкоторого соединен с выходной клеммой 7, С -вход - с-входомвторого триггера 3, а 3 Э -вход - спрямым выходом 33 -триггера 3 и выходнбй клеммой 12,Частотно-фазовый детектор рабсгает следующим образом.На клемму 1 поступает последовательность узких импульсов с частотой Г (фиг. 2 а,), а на клемму 10с частотой Г той же длительности(фиг. 2 о), причем, например, Г Г,Предположим, чта в исходном состоянии нсе триггеры находятся в нулевом состоянии, тогда первый импульс частоты Г переключает триггер 2 в единичное состояние (Фиг,2 в), ь катарам ан находится да поступления импульса частоты Г, . Импульс частоЖты Г, поступает на нхад устанонки н2коль триггера 2 и на синхравхад триггера 8, Поскольку логическая единица на выходе триггера 2 исчезает с некоторой задержкой Р па отношению к импульсу Г, (Фиг.,2 н), та триггер 8 переключается тем же импульсом частоты Г в состояние логической единишь, (Фиг, 2,),. Означающей наличие наложитгльнсй час.оты р:сстрснки т.е,) . . При этом на выходе элемента И-НЕ 5 также гсянляется напряжение логической единицы (фиг.ф, означающее Отсутствие синФазнсгс состояния. Одновременно напряжение логического нуля с инверсного выхода триггера 2, поступая на 2 -вход триггера 3, запрещает егс переключение в единичное состояние ймпульсами частоты Ги триггер 9 перезаписывает логический ноль с выхода триггера 3 импульсом частоты ГТаким образом, при Г; Г, на выходе триггера 8 состояние логической единицы подтверждается импульсами частоты Г , а логический ноль на выходе триггера 9 подтверждается импульсами частать:При Г Г импульс частоты Г, переключает триггер 3 в состояние логической единипы (Фиг, 2 С), н котором он находится до прихода импульса частоты Г . Импульс частоты Г поступает на вход устанснкь и галь триггера 3 и на сикхранхад триггера 9. Покальку логическая единица на выходе триггера 3 исчезает : некоторой задержкой пс отношению к импульсу частсть-. Г; . О триггер 9 перезаписывает логическую =диницу триггера 3 на сьсй выход (фиг,. 2), означающую иличие стницательной расстрайки, т.е, (,:, -Г:, )-0;г), при этом ка выходе элемент гта И-НК 5 также гаянляется напря-. жение логической единиць (фиг. 2) означающей отсутствие синфазнаго состояния, Одновременна напряжение логического нуля с инверсного выхода триггера. 3 поступает на 3 -нхсд триггера 2 запрещает ега переклю 3 1 чейие в единичное состояние импульсами частоты Г и триггер 8 перезаписывает логический ноль на выходе триггера 2 импульсом частоты ГгТаким образом, при ГГ на выходе триггера 9 состояние логической единицы подтверждается импульсами частоты Г а логический нбль на выходе триггера Б - импульсами частоты ГПри равенстве входных частотГ , когда разность фаз входных импульсных последовательностей равна нулю (фиг. 2 д, 0 ), каждая пара входных импульсов частотой Г 1 и Г подтверждает нулевое состояние триггеров 2 и 3 (поскольку входные импульсы одновременно поступают на входы сброса триггеров 2 и 3) и перезаписывает логический 0" с триггеров 2 и 3 на триггеры 8 и 9. Таким образом, триггеры 2 и 3 (фиг. 2 4, 8 ) и триггеры 8 и 9 (фиг. 2 г, Ж ) в этом режиме находятся в состоянии логического нуля, а на входах элемента И-НЕ 5 имеются непрерывные уровни логических единиц, которые поступают с инверсных выходов триггеров 8 и 9,. На выходе элемента И-НЕ 5 в этом случае устанавливается непрерывный уровень логического нуля (фиг. 2), сигнализирующий о совпадении фаз сравниваемых частот. Выходные сигналы с клемм 4, б и 7 используются в режиме частотного детектирования.При равенстве входных частот Г, = Г, когда импульсы с частотой Г, опережают импульсы с частотой Г (фиг. За, 8 ), первый импульс частоты Г 1 переключает триггер 2 в единичное состояние (фиг. 33), в котором он находится до поступления импульса частоты Г,. Импульс частоты Г поступает на вход установки в ноль триггера 2, На выходе триггера 2 появляется импульсный сигнал, пропорциональный разности фаз входных сигналов (фиг. 3). На выходе триггера при этом появляется логическая "1" (фиг. 32), означающая наличие онережения по фазе импульсов частоты Г относительно импульсов частоты Г , при этом на выходе элемента И-НЕ 5 также появляется напряжение логической единицы (фиг. 3), означающей отсутствие синфазного состояния входных импульсных последовательностей. В 203 б 85этом режиме напряжение логическогонуля с инверсного выхОда триггера2, поступая на-вход триггера 3,запрещает его переключение в единич.ное состояние импульсами частотыи триггер 9 перезаписывает логический ноль с выхода триггера 3импульсами частоты Г, (фиг. Зе,),При равенстве входнык частот Г 1 =- когда импульсы с частотой Г 1опережают по фазе импульсы с частотой Г, на выходе триггера 2 и выходной клемме 11 появляются импульсы, длительность которых пропорциональна разности Фаз входных сигналов, на выходе элемента И-НЕ 5 имеется уровень логической единицы,а на выходе триггера 3 присутствуетуровень логического нуля.При равенстве входных частот Г= Г, когда импульсы с частотой Гопережают по фазе импульсы с частотой Г (фиг. 4 д, 9 ), первый импульсчастоты Г, переключает триггер 3в единичное состояние (фиг. 4 к), вкотором он находится до поступленияимпульса частоты Г 1 . импульс частоты Г, поступает на вход установкив ноль триггера 3 и на синхровходтриггера 9, Появление импульсныхсигналов на прямом выходе триггера3 (выходная клемма 12) означает наличие опережения по фазе импульсовчастоты Г относительно импульсовчастоты Г при этом на выходе элеЗ 5 мента И-НЕ 5 также появляется напряжение логической единицы (фиг. 4),означающей отсутствие синфазногосостояния входных импульснык последовательностей. В этом режиме напряжение логического нуля с инверсноговыхода триггера 3, поступая на 2вход триггера 2, запрещает его переключение в единичное состояниеимпульсами частоты Г 1, и триггер 45,8 перезаписывает логический ноль свыхода триггера 2 импульсами частоты Г , т.е. в этом режиме триггеры 2 и 8 постоянно находятся в нулевом состоянии (Фиг, 43, 2 ).Таким образом, при равенствевходных частот Г, = Г , когда импульсы с частотой Г опережают пофазе импульсы с частотой Г 1 , навыходе триггера 3 имеется импульсный 55 сигнал, пропорциональный разностиЭфаз входных сигналов, а на выходе элемента И-НЕ 5 имеется уровеньлогической единицы.3 1203 б 85 6Техническим преимуществом изобре-гера, о т л и ч а ю щ и й с я тем, тения является расширение его функцио- что, с целью расширения функциональнальных возможностей, которое дос- ных возможностей, в него введены тигается путем использования режи- дополнительно третий и четвертый мов част тного и фазового детектиро--триггеры и элемент И-НЕ, пр вания. При этом частотное детектиро- С-вход третьего-триггера соединен вание обеспечивается формированием с 1 -входом первого Л -триггера,ч дополнительных потенциальных сигна- прямой выход - с первои выходнои лов о знаке рассогласования частот. клеммой генератора, а инверсныи выИспользование дополнительной инфор О ход - с первым входом эпементас пе вым вхо ом эпемента И-НЕ мации и синфазности входных сигналов выход которого соединен с второй выв режиме фазового детектирования ходной клеммой генератора, а второй также позволяет расширить функцио- вход - с инверсным выходом четверч нальные возможности устройства. того 3 -триггера, прямои выход которого соединен с третьей выходной Ф о р м у л а и з о б р е т е н и я клеммой генератора, С -вход соединен с 11 -входом второго 0 -триггера, при этом четвертая выходная клемма генератора соединена с прямым выходом первого и 2 -входом третьего 2 -триггеров, а пятая выходная клемма соединена с прямым выходом второго и 2 -входом четвертого 0 - триггеров, 2М И РЯ йО,воХин д И.И д ВНИИПИ Заказ 8429/ЬО . Тираж 871 Подписноепиал ППП "Патент", г.ужгород, ул.Проектная, 4