Цифровой демодулятор дискретных сигналов

СОЮЭ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 04 1. 27 2 ПИСАНИЕ ИЗОБРЕ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(71) Новосибирский электротехнический институт связи им. Н.Д. Псурцев (72) Е.Н. Мохов(56) Кловский Д.Д и др. Инженерная реализация радиотехнических схем. М.: Связь, 1975, с. 51,Авторское свидетельство СССР Ф 768001, кл, Н 04 Е 27/22,198.(54) (57) 1. ЦИФРОВОЙ ДЕМОДУЛЯТОР ДИСКРЕТНЫХ СИГНАЛОВ, содержащий полосовые фильтры, буферные регистрь выходы которых объединены и подключены к первому входу вычислительного блока, первый выход которого соединен с первым входом формирователя вы ходного сигнала, второй вход которого,.801202020 подключен к второму выходу вычислительного блока и к первым входам буферных регистров, генератор тактовыхимпульсов, выход которого соединенс вторым входом вычислительного блока, третий вход которого подключенк основному выходу блока задающихгенераторов, о т л и ч а ю щ и й -с я тем, что, с целью повышенияверности приема, в него введены аналого-цифровые преобразователи, первыйи второй выходы которых подключенык вторым входам соответствующих буферных регистров, при этом выходыполосовых фильтров соединены с первыми входами соответствующих квад-ратурных аналого-цифровых преобразователей, вторые входы которых сое;динены с соответствующими дополнительными входами блока задающихгенераторов.1202070 2. Демодулятор по п. 1, о т л ич а ю щ и й с я тем, что каждый квадратурный аналого-цифровой преобразователь содержит два блока выборки и хранения, два преобразователя напряжения в код формирователь сдвинутых импульсов, первый выход которого подключен к первому входу первого блока выборки и хранения и к первому входу первого преобразователя напряжения в код, второй вход которого соединен с выходом первого блока выборки и хранения, второй вход которого соединен с первым входом второго блока выборки и хранения, выход которого соединен с перИзобретение относится к радиотехнике и может быть использованов системах передачи дискретныхсообщений,Целью изобретения является повышение верности приема.На фиг. 1 изображена структурнаяэлектрическая схема предложенногоустройства; на фиг. 2 в . то же, формирователя сдвинутых импульсов;на фиг. 3 - диаграммы, поясняющиеработу цифророго демодулятора.Цифровой демодулятор дискретныхсигналов содержит блок 1 задающихгенераторов, полосовые фильтры 2,квадратурные аналого-цифровые преобразователи З,.буферные регистры4, вычислительный блок 5, генератор6 тактовых импульсов, формирователь7 выходного сигнала. Квадратурныйаналого-цифровой преобразователь 3содержит формирователь 8 сдвинутыхимпульсов, первый 9 и второй 10 блоки выборки и хранения, первый 11 ивторой 12 преобразователи напряжения в код. Вычислительный блок 5 содержит формирователь 13 сигналов управления, узел 14 памяти, арифметико-логический узел 15.Формирователь 8 сдвинутых импульсов содержит первый 16, второй 17 и третий 18 триггеры конденсатор 19, резистор 20. вым входом второго преобразователянапряжения в код, второй вход которого подключен к второму выходу формирователя сдвинутых импульсов и квторому входу второго блока выборкии хранения, первый вход которого является первым входом квадратурногоаналого-цифрового преобразователя,вторым входом которого является входформирователя сдвинутых импульсов,первым и вторым выходами квадратурного аналого-цифрового преобразователя являются выходы соот - 1ветственно первого и второго преобразователей напряженияв код. Демодулятор работает следующим образом.Частота импульсов, подводимых свыхода блока 1 задающих генераторовк рассматриваемому каналу, и частота настройки полосового фильтра 2соответствуют ожидаемому значениючастоты принимаемого сигналаоМанипулированный сигнал, имею О щий частоту Г подводится к входудемодулятора и проходит через полосовой фильтр 2, который предназначен для ослабления действия .помех.Диаграммы (фиг. 3 а и Б) иллюстриру ют сигнал амплитудной телеграфии (АТ)на входе и выходе полосового фильтра 2 соответственно. Несмотря надействие помех, сигнал на выходе полосового фильтра 2 имеет квазигар ионический характер. В квадратурном аналого-цифровомпреобразователе 3 производится преобразование напряжения отсчетов кваэи гармонического сигнала в двоичныйкод. На двух его выходах возникаютдве последовательности двоичных чи-сел, имеющих одинаковый период, соответствующий частоте, и отличающихся взятием отсчетов со сдвигом ЗОна 1/4 этого периода. Диаграммы(фиг. 3 в и ъ ) иллюстрируют моментывзятия отсчетов для получения каадратурного преобразования квазигарманического напряжения в код. Благолена задержкой в полосовом фильтре 2 и временем обработки в вычислительном блоке 5. После принятия решения работа вычислительного блока 5 может продолжаться для выполнения менее срочных и вспомогательных операций обработки.Формирователь 8 сдвинутых импульсов позволяет из последовательности импульсов с частотойили кратной ей получить две последовательности с частотой, отличающиеся между собой сдвигом на 1/4 периода частоты , (фиг. 3 в и 1) Блоки 9 и 10 выборки хранения являются аналоговыми элементами памяти. Они сохраняют на выходе значение напряжения, существовавшее на их входе в момент поступления импульса. Одновременно импульс запускает преобразователи 11 и 12 напряжения в код, для правильной работы которых необходимо постоянство напряжения на их входах в процессе преобразования. Для этого и необходимы блоки 9 и 10 выборки и хранения. По окончании про" цесса преобразования блока 9 и 10 выборки ихранения возвращаются в режим слежения за входным сигналом,а полученное на выходе преобразователей 11 и 12 напряжения в код цифровое значение записывается в буферные регистры 4. Аналогичным образом производится обработка одиночного сигнала фазовой телеграфии (ФТ) или частотной телеграфии (ЧТ) с малой девиацией. При приеме сигналов, приходящих по нескольким каналам, используются несколько полосовых фильтров 2 и соответствующее число квадратурных аналого-цифровых преобразователей 3 и пар буферных регистров 4. При приеме ЧТ методом двух АТ, двойной частотной телеграфии (ДЧТ) многочастотных и многоканальных сигналов входы нескольких каналов могут объединяться и подключаться к одному приемнику, не указанному на фиг. 1. Очередность ввода информации из буферных регистров 4 в вычислительный блок 5, последовательность выполнения отдельных операций обработки и очередность обработки каналов устанавливаются программой, заложенной в программную память формирователя 13 сигналов управления вычислительного блока 5. Команды управления,3 1202070даря сдвигу на четверть периодаполучаемые на двух выходах двоичныечисла дают эквивалентное комплексноецифровое представление сигнала. Позавершении преобразования каждого5отсчета происходит запись двоичногочисла в буферный регистр 4. Применение буферных регистров 4 упрощаетуправление работой вычислительнымблоком 5, так как у квадратурногоаналого-цифрового преобразователя 3имеются периоды, когда к нему обращаться нельзя, а в буферных регистрах 4 информация существует всегда,регулярно обновляется, и ввести еев вычислительный блок 5 можно влюбой момент.. Генератор 6 тактовых импульсоввыдает на выходе последовательностьтактовых импульсов (фиг. 3 д) котоф . 20рая по фазе соответствует максимумам или минимумам амплитуды сигнала на выходе полосового фильтра2, т.е. наиболее благоприятныммоментам для принятия решения о переданном сигнале. Каждый тактовыйимпульс инициирует циклобработки сигнала в вычислительном блоке 5. Этициклы условно показаны на фиг. 3 6 ..Цикл обработки начинается с вводав вычислительный блок 5 квадратурных30цифровых отсчетов, хранящихся вэтот момент в буферных регистрах 4.Для этого с выхода вычислительногоблока 5 на входы буферных регист-.ров 4 поочередно поступают командыуправления. Для отсчета обрабаты 1ваются по заложенному в программуработы вычислительного блока 5 алгоритму; соответствующему виду манипуляции принимаемого сигнала и специфике условий приема. В результатепринимается решение о переданном элементе сигнала,Полученное решение существуетна первом выходе вычислительногоблока 5 кратковременно и действуетна первый вход формирователя 7 выход-.ного сигнала. Одновременно с второго выхода вычислительного блока 5. на второй вход формирователя 7 выходного сигнала поступает команда управления (фиг. 3 к ), разрешающая. записьв формирователь 7 выходного сигнала.На выходе формирователя 7 выходного сигнала импульсный сигнал 55приобретает вид потенциального сигнала с необходимым уровнем (фиг, 3 ).Задержка принятого сигнала обуслов3 202070 бподаваемые от вычислительного блокана получение синхронных сигналов 5 к буферным регистрам 4, могут на выходе формирователя 7 выходного иметь вид кодовых чисел. Вывод сиг- сигнала и на своевременность ввода налов с числом состояний п 1 2 может информации из буферных регистров 4 быть организован в параллельном илив вычислительный блок 5.последовательном виде. В последнемслучае используется соответственно Формирователь 8 сдвинутых импульповышенная частота тактовых импуль- сов представляет собой делитель на сов, а перевод принятого сигнала из , 4, состоящий из трех триггеров 16, параллельного в последовательный вид 1 О 17 и 18 со счетным входом и устано(трансформация скорости) предусмат- вочнои связью через дифференцирующую ривается в программе обработки. В цепь, состоящую из конденсатора 19 вычислительном блоке 5 организуется и резистора 20, которая устраняет система приоритетов, направленная неоднозначность сдвига. Фигз Заказ 8107/61Подписное ир тент",Проектиа Филиал ПППг.ужгород