Стабилизированный преобразователь напряжения с защитой

СОЮЗ СОВЕТСННХСОЦНАЛНСТНЧЕСННХРЕСПУБЛНН 12018 51) 4 ГО ПИСАНИЕ ИЗОБРЕТАВТОРСКОМУ СВИДЕТЕЛЬСТВУ чистеля дую- форрез тью рому узла ремя лж инолж. ауАРСТВЕННЫЙ НОМНТЕТ СССРЛАМ ИЗОБРЕТЕНИЙ Н ОТКРЫТИЙ(71) Научно-производственное объединениекосмических исследований при АН АЗССР(54) (57) СТАБИЛИЗИРОВАННЫИ ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЯ С ЗАЩИТОЙ по авт. св.1141391, отличающийся тем, что, с целью повышения функциональной надежности путем увеличенияла повторных включений преобразовапри незначительном перерыве между слещими одна за другой перегрузками,мирователь импульса перегрузки снадополнительным выходом, которыйвведенные дополнительный диод и тринтегрирующую цепь подключен к втовходу элемента И дополнительногоповторного включения, при этом взаряда третьей интегрирующей цепи дно быть меньше времени заряда второитегрирующей цепи, а время ее разряда дно превышать длительность бестоковойзы преобразователя.Изобретение относится к преобразовательной технике и может быть использовано при разработке источников вторичного электропитания.Цель изобретения - повышение функциональной надежности путем увеличения числа повторных включений преобразователя при незначительном перерыве между следующими одна за другой перегрузками.На фиг. 1 приведена структурная схема предлагаемого стабилизированного преобразователя напряжения с защитой; на фиг, 2 и 3 - временные диаграммы работы блока защиты.Преобразователь содержит генератор 1 тактовых импульсов, подключенный к входу счетного триггера 2 и входу широтно-импульсного модулятора (ШИМ) 3, второй вход которого через узел 4 обратной связи подключен к выходу выпрямителя с фильтром 5, установленного на выходе усилителя 6 мощности, управляющие входы которого подключены к выходам двух логических элементов И 7 и 8, первые входы которых подключены к выходам счетного триггера 2, вторые объединенные входы - к выходу ШИМ 3, а третьи объединенные входы - к выходу элемента ИЛИ - НЕ 9 блока 10 защиты, который содержит формирователь 11 импульсов перегрузки, к первому выходу которого подключена вторая интегрирующая цепочка на диоде 12, конденсаторе 13 и резисторах 14 и 15, а к второму выходу диод 16 и третья интегрирующая цепочка на конденсаторе 17 и резисторе 18, формирователь 19 импульсов перенапряжения через первую интегрирующую цепь на конденсаторе 20 и резисторе 21 подключен к первому входу элемента ИЛИ 22 основного узла 23 повторного включения, другой вход которого соединен с выходом логического элемента И 24. Выход логического элемента ИЛИ 22 соединен с первым входом элемента ИЛИ - НЕ 9, с первым входом логического элемента ИЛИ 25 дополнительного узла 26 повторного включения и с первым входом логического элемента И 27. Первый вход элемента И 24 соединен с выходом логического элемента НЕ 28 узла 29 логической задержки, вход которого черездиод 30 и времязадающую интегрирующую цепочку на резисторах 31 и 32 и конденсаторе 33 подключен к выходу элемента ИЛИ 25, вто. рому входу элемента И 27 и первому входу логического элемента И 34, другой вход которого подключен через третью интегрирующую цепочку и диод 16 к второму выходу формирователя 11 импульсов перегрузки. Второй вход логического элемента ИЛИ 25 подключен через вторую интегрирующую цепочку к первому выходу формирователя 11 импульсов перегрузки, второму входу элемента ИЛИ-НЕ 9 и первому входу логического элемента И 35 узла 36 логической памяти,другой вход которого через вторую интегрирующую цепочку соединен с выходом дополнительного узла 26 повторного включения. Выход логического элемента И 35 соединен с первым входом логического элемента ИЛИ 37, второй вход которого подключен к выходу логического элемента И 27, а выход - со своим третьим входом и третьим входом элемента ИЛИ - НЕ 9.Устройство работает следующим образом.При подаче питающего напряжения навходах элемента ИЛИ - НЕ 9 отсутствуют высокие логические уровни. На его выходе формируется логическая 1, которая дает 5 разрешение на прохождение импульсов с парафазных выходов счетного триггера 2 на первые входы логических элементов И 7 и 8 и с выхода ШИМ 3 на их вторые входы.Выходное переменное напряжение усилителя 6 мощности преобразуется в постоянное выпрямителем с фильтром 5 и поступает через узел 4 обратной связи на другой вход ШИМ 3, обеспечивая соответствующее изменение ширины его выходных импульсов.При возникновении перегрузки на раз дельных выходах формирователя 11 импульсов перегрузки появляются высокие логические уровни. При этом параметры второй и третьей интегрирующей цепи выбраны таким образом, что логическая 1 на входе элемента И 34 появляется раньше, чем на входе логического элемента ИЛИ 25, а наличие двух раздельных выходов у формирователя 11 импульсов перегрузки исключает их взаимное влияние. Причем формирователь 11 импульсов перегрузки может 35быть выполнен, например, на двух однопороговых ком параторах.На выходе исполнительного элементаИЛИ-НЕ 9 формируется логический О. Логические элементы И 7 и 8 запираются. Одновременно с первого выхода формировате ля 11 импульсов перегрузки высокий логический уровень поступает на вход логического элемента И 35 узла 36 логической памяти, при этом на другом его входе сохраняется логический О. Если после срабатывания блока 10 защиты и разряда конденсатора 3 через промежуток времени, соответствующий бестоковой паузе, не происходит следующее включение преобразователя, то конденсатор 17 разряжается до уровня логического 0 и на выходе логического элемента ИЛИ 25 50 возникает логический О, что обуславливаетнемедленный разряд конденсатора 33 узла 29 логической задержки. Если же через небольшой промежуток времени вновь возникает перегрузка (фиг. 3), то на выходах формирователя импульсов перегрузки - высокие логические уровни, причем логическая 1 будет сохраняться на выходе элемента И 34 до тех пор, пока происходят повторные переключения преобразователя и не зарядится1201821 Фиг 7 до уровня логической 1 конденсатор 33. В этом случае при появлении на первом выходе формирователя 11 импульсов перегрузки высокого уровня на выходе логического элемента И 35 появляется логическая 1, которая поступает на вход логического элемента ИЛИ 37 и фиксирует схему запрета в запертом состоянии. После возникновения перенапряжения происходит однократное включение преобразователя. Если включение произойдет на неустранившееся перенапряжение, то повторно преобразователь не включится, так как на втором входе логического элемента И 27 имеется логическая 1 и первый импульс с выхода формирователя 19 приводит к появлению на его выходе и выходе узла 36 логической памяти высокого логического уровня и фиксации схемы защиты в запертом состоянии, Величины 1 р, 1 з и 1 р (фиг, 2 и 3) характеризуют время заряда и разряда конденсаторов второй и третьей интегрирующих цепей.го комитета СССР й и открытийаушская наб д. 4 5 огород, ул. Проек ная СоггавцтТсрсд И, ВорТи 1 шж 8621 И Государственноделам изобрегениМосква. Ж - 35, РП Патент, г. У ль И. Никитинс Корректор .1 11 илипенкг1 одп ис иск