Устройство для обмена данными

(51)4 С 06 Р 13/36 СЕСОВ)33 ИЯ Н-,."Э 1 Я- .;,.;,13 БИБЛИОТЕКА ТЕНИЯ ИДЕТЕЛЬ АВТОРСКОМ)(57) УСТРОЙСТВО НЫМИ, содержащее м т о мутаторов, генератор. тактовых импульсов, группу дешифраторов, первый и второй элементы И, группуэлементов И и блоки анализа, каждыйиз которых содержит два дешифратора, два элемента И и два элемента ИЛИ, причем с первого по М -йвходы данных устройства соединенысоответственно с первыми информационными входами с первого по й -йкоммутаторов, выходы которых соединены с информационными входами соответственно с первого по Ь 1-й регистров, синхровходы которых соединены с первым выходом генераторатактовых импульсов, группа разрядных выходов-го регистра соединена с вторым информационным входом(+1)-го коммутатора, группа выходов разрядных данных й -го регистра соединена с вторым информационным входом первого коммутатора,группы выходов разрядов данных спервого по й-й регистров являются спервого по м -й выходами данных ОО ОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ ПИСАНИЕ ИЗ устройства, группы выходов разрядов адресов первого и-го регистров соединены соответственно с входами первых дешифраторов первого и второго блоков анализа, причем в каждом блоке анализа первая группа выходов первого дешифратора соединена с входами первого эле- Р , мента ИЛИ,выход которого соединен с первым входом второго элемента ИЛИ, группа выходов разрядов адресов с второго по (-2)-й и с (+1)-го по (й -1)-й регистров соединены с АН- входами соответствующих дешифратоком- .ров группы, первый выход первого дешифратора первого блока анализа, первые выходы с первого по ( -3)-й дешифраторов группы, выход второго С дешифратора первого блока анализа, первый выход первого дешифратора второго блока анализа, первый выход (М)-го дешифратора группы и вьгход вы второго дешифратора второго блока аф анализа являются соответственно с (ф первого по м -й выходами прерываний устройства, о т л и ч а ю, щ е е с я тем, что, с целью повышения проиэ водительности, оно содержит третий и четвертый элементы И, а в каждый блок анализа введены. третий элемент ИЛИ и третий элемент И, причем в блоке анализа вторая группа выходов первого дешифратора соединена с группой входов третьего элемента ИЛИ, выход которого соединен с первыми входами первого и третьего элементов И, первый выход первого дешифратора соединен с первым входом второго элемента И, второй вход которого соединен с вторым выходом11 генератора тактовых импульсов, соединенным также с первыми входами элементов И группы и третьего, четвертого элементов И, выходы вторых элементов И первого и второго блоков анализа соединены соответственно .с входами сброса первого и 1 -го регистров, первые выходы дешифраторов группы соединены с вторыми входами, соответствующих эле,.ментов И группы, выходы которых соединены с входами сброса с второго по 6-2)"-й и с (+1)-го по (й)-й регистров соответственно, а в каждом блоке анализа выход второго дешифратора соединен с вторым входом третьего элемента И, выход которого соединен с вторым (инверсным) входом первого элемента И, выход которого соединен с вторым входом.второго элемента ИЛИ, выходы вторых дешифраторов первого и второго блоков анализа соединены соответственно с первыми входами первого и второго элементов И и вторыми вхо-, дами третьего и четвертого элементов И, выходы первого и второго элементов И соединены соответственно с первыми управляющими входами 6-го и первого коммутаторов, выходы третьего и четвертого элементов И 96885соединены с входами сброса (-1)-гои М -го регистров соответственно,вторые выходы первых дешифраторовпервого и второго блоков анализасоединены соответственно с первымиуправляющими входами второго и(+1)-го коммутаторов и вторымивходами соответственно первого ивторого элементов И, выходы третьихэлементов И первого и второго блоков анализа соединены соответственно с вторыми управляющими входами-го и первого коммутаторов, выходывторых элементов ИЛИ первого и второго блоков анализа соединены соответствен 1;о с вторыми управляющимивходами второго и (; -1)-го коммутаторов, вторые выходы дешифраторовгруппы соединены соответственно суправляющими входами с третьего по(-1)-й и с (+2)-го по и - й коммутаторов, группы разрядных выходовпервого и-го регистров соединены .соответственно с третьими информационными входами -го и первогокоммутаторов, группы выходов разрядов адреса (-1)-го и к -го регистров соединены соответственнос входами вторых дешифраторовпервого и второго блокованализа, Изобретение относится к вычислительной технике и может быть использовано в качестве коммутирующей сети для управления и обменаданными в распределенных .системах,с контролем.Целью изобретения является повышение производительности устройствапутем обеспечения возможности изменения направления сообщений повращающейся шине,На чертеже представлена функци,ональная схема устройства.Устройство содержит первый - И -йрегистры 1,1 - 1,И соответственно,первый - й -й коммутаторы 2, триг-гер 3, генератор 4 тактовых импуль.сов, первый 5.1 и второй 5,2 блокианализа, первый дешифратор 6, пер 15 ходы 22. 1 - 22, й прерываний устройства, выходы 23,1 - 23, й соответственно первого - й -го регистров 1.1 - 1. М выходы 24.1 - 24.11 адресов выходов регистров 1,1 - 1. 2вый - (М)-й дешифраторы 7.1 7. (1 ч) группы, дешифратор 8, третий элемент И 9, первый элемент И 10 второй элемент И 11, первый - (й)-й элемент И 12,1 - 12. (М), первый 13,1 и второй 13,2 элементы И,третий 14.1 и четвертый 14,2 элементы И,первый элемент ИЛИ 15 элемент ИЛИ 16, третий элемент. ИЛИ 171 О . вход 18 пуска устройства, вход 19останова устройства, первый - й -й входы 20,1 - 20, й данных устройства, первый - й -й выходы 21,1 - 21, й данных устройства, первый й-й вы1 О анализа.Устройство работает следующим образом,В исходном состоянии все регистры и триггер устройства находятся в нулевом состоянии, Цепи установки в исходное состояние на функциональной схеме условно не показаны,.Работа устройства начинается смомента прихода на вход 18 устройства сигнала пускаТриггер 3 устанавливается в единичное состояние,генератор 4 тактовых импульсов на,чинает формировать на своих выходах 251 и 25,2 две последовательности сдвинутых друг относительнодруга тактовых импульсов , и1Данные.на входы 20,1 - .20. М устройства от функциональных модулей могут поступать асинхронно друг от- ЗОносительно друга Рассмотрим особенности приема данных по входам20.3. - 20, (;-1); 20. (,+2) -20. Мустройства. Данные со входа 20,3устройства, пройдя через коммута- З 5тор 2.3, записываются в регистр 1.3по очередному тактовому импульсу 7Разрешающим сигналом для прохождения данных через коммутатор 2,3является единичный сигнал, посту.пающий с выхода дешифратора 7,1 навход которого поступает нулевой кодадреса функционального модуля -признакпустого предыдущего регистра 1,2. Аналогичным образом данные 45с входов 20.4 - 20.( -1) и 20.(; +2)20. й устройства соответственно че-.,рез коммутаторы 2,4 - 2.(1 -1) и2.(+2) - 2. М по разрешающим сигналам с выходов дешифраторов 7,2 - 507.(1-3) и 7,- 7,(14-4) записываются в регистры.1,4 - 1,(-1) и1,(+2) - 1. Н по тактовому импульсуПо очередному тактовому им.пульсу данные из-го регистра 55записываются в (1+1)-й регистр,где 1 -1, М . Под (й+1)-м регистромподразумевается регистр 1.1. 40 1196 Ю соответственно, первый и второй выходы 25.1 и 25,2 генератора 4 . тактовых импульсов соответственно; второй выход 26 первого дешифратора 6, выход 27 элемента ИЛИ 15, 5 выход 28 элемента ИЛИ 16, выход 29 элемента И 9 выход 30 элемента И 11, выход 31.1 и 312 соответственно первого 5.1 и второго 5,2 блоков Рассмотрим особенность приемаданных от функциональных модулейпо входам 20,2 и 20,(ь +1) устройства. Данные со входов 20.2 и 20. 6 +1)устройства соответственно по разрешающим сигналам с выходов 26 блоков 51 и 5,2 анализа, пройдя соответственно через коммутаторы 2,2 и2.(+1), по очередному тактовомуимпульсу , записываются соответст-.венно в регистры 1.2 и 1.(+1).Разрешающие единичные сигналы навыходах 26 блоков 5,1 и 52 дляпрохождения данных с входов 20.2и 20,(;+1) устройства появляютсяв результате поступления на входыпервого дешифратора б нулевых кодов адресов с выходов 24.1 и 241адресов, выходов 23,1 и 23; соответственно регистров 1,1 и 1.которые являются признаками свободных регистров 1,1 и 1,( -1), Такимобразом, данные с входов 20,2 и20,( +1.) устройства не пересекаютсяс информацией, передаваемой по вращающейся шине,Запись данных со входа 20, 1(20, )устроиства через коммутатор 2.1(2, ) в регистр 1,1 (1, ) возможна при пустых регистрах 1, м (1,-.1)и 1,1 (1.1). При этом с выхода элемента И 13 на первый управляющийвход коммутатора 2,1(2. ) поступаетединичный разрешающий сигнал. Этотсигнал формируется при поступленииединичных сигналов с выхода 31.2(31,1),Данные, записанные.в регистры1,1 - 1.й, по очередным тактовымимпульсамперемещаются последовательно из (-1) го регистра в-й регистр, где=1,ц, .акая последовательность перемещения информации из регистра в регистр можетбыть нарушена только при записиданных в регистры 1,1 и 1. .При записи информации в регистр1,1(1,) код адреса с выхода 24. 1(24,1 ) поступает на вход дешифратора 6, В зависимости от номеракода адреса на выходе первой иливторой группы выходов дешифратора бформируется управляющий сигнал.Если информация, записанная в регистре 1, 1(1.),предназначена функциональным модулем ФМ - ФМ(.1-1)(ФМ - ФМй ), то управляющий сигнал появляется на одном из выходовс гь 7 б ц У гг,/7 гб Й 7 гг,7. й5 Т 8 9 яЮ С г 9 г ВНИИПИ Заказ 7565/48 Тираж 709 Подписное Филиал ППП "Патент", г.Ужгород, ул.ПроектнаяЯ, первой группы выходов дешифратора и, пройдя через элементы ИЛИ 15 и 16, с выхода 28 блока 5,1 поступает на управляющий вход коммутато ра 2.2, разрешая прохождение информации с выхода 23,1(23.) регистра 1.1(1.) на вход регистра 1.2 (1+1). Информация записывается в регистр 1,1(1, ) по очередному им О пульсуЕсли информация предназчачается функциональным модулем ФМ; - ФМ М (ФМ - ФМ), то управляющий сигнал. формируется на соответствующем 15 выходе второй группы выходов, Уп-. равляющий сигнал с выхода элемента ИЛИ 17 поступает на входы элементов И 9 и 10Если регистр 1. (1,Ю) оказывается в нулевом состоя нии, то на вход дешифратора 8 поступает нулевой код с выхода 24.1 1(24,м) адреса выхода 23, 1 - 1(24.М ) регистров 1,- 1(1,11). В результате с выхода дешифратора 8 на вход 25 элемента И 9 поступает единичный сигнал, С выхода 29 элемента И 9 единичный сигнал, поступая на управляющий вход коммутатора 2.1(2.1), разрешает прохождение информации 30 с выхода 23.1(23. регистра 1.1(1.с.),на вход регистра 1,(1.1). Информация с выхода 23.1(23,1) регистра 11(1.) не проходит через коммутатор 2,(21), если в регистре 1,- 1(1.11) оказывается информация, В этом случае.на выходе 29 элемента И 9 присутствует нулевой сигнал, который, поступая на инверсный вход элемента И 10, разрешая прохождение единичного сигнала с выхода элемента И 17 на вход элемента ИЛИ 16. Единичный сигнал с выхода 28 элемента ИЛИ 16, поступая на управляющий вход коммутатора 2.2(2.+1), разрешает прохождение информации с выхода 23,1(23 А ) регистра 1,1(1,1,) на вход регистра 1. 2 (1. +1) .Таким образом, блоки 5.1 и 5,2 анализа осуществляют управление движением информации по вращающейся шине, повышая скорость обмена данными между модулями системы в зависимости от кода адреса ФМ и занятости соответствующих регистровПри выдаче информации модулям системы на выходах 22,1 - 22,11 устройства по очередным тактовым импульсам 1 формируются сигналы, по которым модули принимают данные с выходов 21, 1 - 21,й устройства. По очередным тактовым импульсам формируются соответственно управляющие сигналы на выходах элементов И 1.1.1, 11.2, 12,1-12, (М), 14,1 и 14.2, которые осуществляют установку в исходное (нулевое) состояние соответственно регистров 1.1 - 1,11.Работа устройства прекращается с приходом на вход 19 устройства сигнала останова.