Устройство для обнаружения ошибок

-0 ым, вторым, одами устрой- и второй выхо подключены му входу перому входу вто соответственн и четвертым ви этом первыи го элемента венно к втор Р 3 ы третье оответст сман 4(08 свид Н 04 н Л.Фого элемента И и пе ого элемента ИЛИ, к входувертогомента И дключен выход ч выход пятого э оторого лемента Шулодной третьевторой ене рации дов Ц 1 свяэи ора гоканальные78. подключеныходу второу входричемо элем ервь нто соо входам сьмого ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(54)(57) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯОШИБОК, содержащее выполненныйнадвух инверторах К-Б-триггер, выходыкоторого подключены к первым входампервого и второго элементов И, выходы которых подключены к входам первого элемента ИЛИ, выход которого является выходом устроиства, о т л ич а ю щ е е с я тем, что, с цельюобнаружения ошибок при приеме пятиуровневого сигнала, введены шестьэлементов И, два элемента ИЛИ и делитель частоты на два, вход которогообъединен с первыми входами третьего,четвертого, пятого и шестого элементов И, вторые входы которых являютЯО 1185644 подключен к первому вход элемента ИЛИ, а первыйвыходы шестого элемента соответственно к второму го элемента И и к втором третьего элемента ИЛИ, п выходы второго и третьег ИЛИ подключены к первым ветственно седьмого и во ментов И, к вторым входам которыхподключены вторые выходы соответственно третьего и второго элементовИЛИ, а к третьим входам первого, второго, седьмого и восьмого элементовИ подключен выход делителя частотына два, вход которого является пятымвходом устройства, а выходы седьмогои восьмого элементов И подключенык первому и второму входам К-триггера.1185644 1Изобретение относится к электросвязи и может быть использовано в цифровых системах передачи (ЦСП) с применением пятиуровневого.кодирования, 5 Цель изобретения - обеспечение возможности обнаружения ошибок при приеме пятиуровневого сигнала.На фиг. 1 представлена структурная электрическая схема устройства для обнаружения ошибок; на фиг, 2 - временные диаграммы, поясняющие работу устройства.Устройство для обнаружения ошибок содержит К-Я-триггер 1, первый и вто рой элементы И 2 и 3, первый элемент ИЛИ 4, третий, четвертый, пятый, шестой элементы.И 5 - 8, делитель 9 частоты на два, второй и третий элементы ИЛИ 10 и 11,седьмой ивосьмой элементы И 12 и 13, КЯ-триггер 1 содержит инверторы 14 и 15.Устройство для обнаружения ошибок работает следующим образом.На входы устройства поступают им пульсы длительностью в один тактовый интервал Т, формируемые пороговыми устройствами, соответствующими символам + 2, + 1, - 1 и - 2 пятиуровневого сигнала, в стандартных уровнях 30 логики. Поскольку одним из преимуществ предлагаемого устройства является высокое быстродействие, мы будем рассматривать пример его реализации па наиболее быстродействующей эмиттер- З 5 носвязанной логике (ЭСЛ). Напомним, что в ЭСЛ на элемент И необходимо подавать сигналы в низких уровняхлогики, а на элемент ИЛИ в высоких,что отражено на временных диаграммах 40(фиг, 2). Рассмотрим процесс обнаружения ошибок в пятиуровневом сигнале,в котором полярность каждого символадвойного уровня противоположна полярности ближайшего символа единичногоили двойного уровня, опережающего данный символ двойного уровня на четноечисло тактовых интервалов на примерекодовой комбинации - 1, О, +2, +2,-2, +1, -2, в которой последний символ является ошибочным (фиг. 2 а). Импульс, соответствующий символу -1(в дальнейшем будем называть его "импульс - 1, поступает на второй входпятого элемента И 7, на первый входкоторого подается тактовая частота Г,при этом на выходе пятого элементаИ 7 формируется импульс длительностью Т/2 (фиг. 2 в). Аналогичная операцияпроизводится с импульсами +2, +1, -2 на соответствующих элементах И 5, 6и 8, что обеспечивает высокую точность работы и быстродействие устройства. Импульс - 1 с выхода пятого элемента И 7 поступает на первыйвход третьего элемента ИЛИ 11, спервого выхода которого подается напервый вход восьмого элемента И 13 на третий вход которого подаетсяйолутактовая частота Р/2 с выходаделителя 9 частоты на два (фиг, 2 е),Импульс - 1 и сигнал полутактовой частоты проходит на первый и третийвходы восьмого элемента И 13 в низких уровнях ЭСЛ, что позволяет импульсу - 1 пройти через восьмойэлемент И 13 на второй вход К-Бтриггера 1 (фиг, 2 з), который низким уровнем на своем втором выходе(фиг, 2 к), подаваемым на первыйвход второго элемента И 3, открывает его, а высоким уровнем на первомвыходе (фиг. 2 и), подаваемым на первый вход первого элемента И 2, закрывает его. Одновременно с второго выхода третьего элемента ИЛИ 11 импульс 1 в высоком уровне ЭСЛ подается на второй вход седьмого элемента И 12, надежно закрывая егои обеспечивая подавление помех. Следующий через 2 Т импульс +2 (фиг,2 а,г) с первого выхода третьего элемента И 5 подается на второй вход первого элемента И 2, закрытого по первому входу (фиг. 2 г, и), и не проходит на выход устроиства. Одновременно с второго выхода третьего элемента И 5 импульс +2 через второй входэлемента ИЛИ 10 поступает на первыйвход седьмого элемента И 12, на третий вход которого подается сигналполутактовой частоты в низком уровне ЭСЛ, что обеспечивает прохождениеимпульса +2 через седьмой элементИ 12 на первый вход,К-Б-триггера 1(фиг. 2 ж), который меняет свое состояние и низким уровнем на своемпервом выходе (фиг. 2 и) по первомувходу первого элемента И 2 открываетего, а высоким уровнем на второмвыходе закрывает по первому входувторой элемент И 3. Одновременнос второго выхода второго элементаИЛИ 10 импульс +2 в высоком уровнеЭСЛ поступает на второй вход восьмого элемента И 13, закрывая его и3 1185 обеспечивая подавление помех. Заметим, что для правильной работы устройства изменение состояния К-Б- триггера 1 должно происходить после окончания импульса +2 на втором вхо 5 де первого элемента И 2 (фиг. 2 г, и), что обеспечивается задержками второго элемента ИЛИ 10, седьмого элемента И 12 и самого К-Б-триггера 1. Следующий через Т импульс +2 (фиг. 2 а, г), поступающий с первого выхода третьего элемента И 5 на втос.рой вход элемента И 2, а с второго выхода третьего элемента И 5 через второй элемент ИЛИ 10 на первый вход 15 седьмого элемента И 12, не проходит на выход указанных элементов И, так как они закрыты по третьим входам высоким уровнем сигнала полу- тактовой частоты (фиг, 2 г, е). Сле О дующий через Т импульс -2 (фиг, 2 а,д) с первого выхода шестого элемента И 8 подается на второй вход второго элемента И 3, закрытого по первому входу (фиг. 2 д, к) высоким уровнем ЭСЛ с 5 с второго выхода К-Б-триггера 1 и не проходит на выход устройства. Одновременно с второго выхода шестого элемента И 8 импульс -2 через третий элемент ИЛИ 11 подается на первый вход восьмого элемента И 13, на третий вход которого подается сигнал полутактовой частоты в низком уровне ЭСЛ, что обеспечивает прохождение импульса -2 через восьмой элемент35 И 13 на второй вход К-Я-триггера (фиг. 2 з), который меняет свое состо+2 644 яние и низким уровнем на своем втором выходе (фиг, 2 к) открывает второй элемент И 3 по первому входу, закрывая при этом высоким уровнем первый элемент И 2 по его первому входу. Необходимая задержка изменения состояния К-Я-триггера 1 до окончания импульса -2 на втором входе второго элемента И 3 обеспечивается задержками третьего элемента ИЛИ 11, восьмого элемента И 13 и самого К-Б-триггера (фиг. 2 д,к). Следующий через Т импульс +1, поступающий с выхода четвертого элемента И 6 через второй элемент ИЛИ 10 на первый вход едьмого элемента И 12, закрытого по третьему входу высоким уровнем сигнала полутактовой частоты, не проходит на его выход (фиг. 2 б, е). Следующий через Т импульс -2 с первого выхода шестого элемента И 8 подается на второй вход второго элемента И 3, открытого по первому входу низ- ким уровнем с второго выхода Е-Я- триггера 1, а по третьему входу - низким уровнем сигнала полутактовой частоты, проходит на его выход и через первый элемент ИЛИ 4 поступает на счетчик ошибок (фиг, 2 д, е, к, л), Одновременноимпульс -2 с второго выхода шестого элемента И 8 через третий элемент ИЛИ 11 и восьмой элемент И 13, открытый по третьему входу низким уровнем сигнала полутактовой частоты, поступает на второй вход К-Б-триггера 1 и подтверждает его состояние.185644 оставитель.Г. Лерантехред Ж. Кастелевич ектор Г. Решетник Митейко едакт Тираж 658 Государственного коми по делам изобретений и от 13035, Москва, Ж, Раушскаяаз 6440/60ВНИИПИ Подписное та СССР тииаб,/5 илиал ППП "Патент", г. Ужгород, ул. Проектная,