Аналого-цифровой преобразователь

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИН ИЗОБРЕТЕ ИСА К АВТОРСКОМ выходами ходов со выделени торого с одами ь чем вход тическо счетчик роиство с )адресных в одами блока ов входы к адресндиненьобразую ое- пре с логическими выхщих каскадов, прио преобразующеговыходом последую оеа дыдущединенобраз его пре ход перада соеди- аналоговый о зующегом первойнительных выхо каск чеи вления сое входом и входом устроиства упра с дополнительныь ыхо динень блока егистров т го код оторого соеустройства вторым входомния,диненуправл ДАРСТВЕННЫЙ НОМИТЕТ СССРЕЛАУ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ(46) 30;07.85. Бюл. У 28 (72) В,Н. Махов, А.В. Жуков, Н.Н, Мельник и Б.С. Новисов (71) Уральский ордена Трудового Красного Знамени политехнический институт им. С.М. Кирова (53) 681.325 (088,8)(56) 1. Авторское свидетельство ССС Р 805487, кл. Н 03 К 13/17, 1979. (54)(57) АНАЛОГО в ЦИФРОВ ПРЕОБРАЗО ВАТЕЛЬ по авт. св. Р 805487, о т - л и ч а ю щ и й с я тем, что, с целью повышения быстродействия и точности, дополнительно введены ь преобразующих каскадов, блок выделения адресного кода, блок регистров памяти, 1 т основных входов которого соединены через арифмеующего каскада, а реобразующего кас выходом сумматора последнего преобр а соединен с вход памяти, два допоблока выделения адресдополнительный выходИзобретение относится к радио-.технике и может быть использовано 1170606выход последнего преобразующего каскада соединен с входом первойО 20 25 ЗО 35 50 55 в спектрометрии ионизирующих излучений.Известен аналого-цифровой преобразователь, содержащий входноеустройство, дискриминатор, линейный коммутатор, сумматор, основнойдискриминатор уровня, схему синхронизации, задающий генератор, блокэталонной длительности, генераторэталонного тока, интегратор, блокраспределения импульсов, счетчик,первую и вторую ячейки памяти, блокуправления, арифметический блок,блок вывода кода, разрядное устройство, причем выход входного формирователя соединен через коммутаторс первым входом сумматора, второйвход которого подключен через генератор нарастающего напряжения кпервому выходу генератора кода;второй вход коммутатора соединенчерез вторую ячейку памяти с выходом первой ячейки памяти, входыарифметического устройства подключены к выходам счетчика импульсов,счетный вход которого соединен свторым выходом генератора кода, авыход подключен к входу блока вывода кода, выходы устройств управления соединены с входами управления всех блоков, а первый входподключен к выходу входного формирователя Я ,Недостатками данного аналого-,цифрового преобразователя являются низкие быстродействие и точность,Цель изобретения - повышениебыстродействия и точности,Поставленная цель достигается тем, что в аналого-цифровой преобразователь дополнительно введены преобразующих каскадов, блок выделения адресного кода, блок регистров памяти, ш основных входов которого соединены через арифметическое устройство с ш выходами счетчика, а 1 адресных входов соединены с вь 1 ходами блока выделения адресных кодов, входы которого соединены с логическими выходами 0 преобразующих каскадов, причем вход предыдущего преобразующего каскада соединен с выходом последующего преобразующего каскада, а вход первого преобразующего каскада соединен с выходом сумматора, аналоговый ячейки памяти, два дополнительныхвыхода устройства управления соединены с дбполнительным входом блока регистров памяти и входом блока выделения адресного кода, дополнительный выход которого соединен свторым входом устройства управления.На чертеже изображен аналого-цифровой преобразователь.Аналого-цифровой преобразовательсодержит входное устройство 1, дискриминатор 2, коммутатор 3, сумма"тор 4, преобразующие каскады 5-15-1, схему 6 синхронизации, задающий генератор 7, пропускатель 8,генератор 9 эталонного тока, интегратор 10, счетчик 11, первую и вторую ячейки 12 и 13 памяти, блок 14управления, арифметическое устройство 15, блок 16 вывода кода, блок17 выделения адресного кода,блок 18 регистров памяти, причемблоки 1 и 2 объединены в блок 19входного формирователя," блоки 9 и 10объединены в блок 20 линейно нарастающего напряжения; блоки 6 - 8 объединены в генератор 21 единичногокода.Аналого-цифровой преобразовательработает следующим образом,В режиме коррекции на первый вход сумматора 4 подается с помощьюкоммутатора 3 нулевой потенциал,.а на второй его вход - линейно изменяющееся напряжение Ц с выхода блока 20. Одновременно с включением линейно изменяющегося напряжения на вход счетчика 11 подаетсяединичный код с выхода генератора 21.Параллельный код, получаемый на швыходах счетчика 11, по командам сблока 17 выделения адресного кодазаписывается в блок 18 регистров памяти. Записываемый в блок регистровкод с высокой степенью точности соответствует значению линейно нарастающего напряжения, поступающего навход первого преобразующего каскада. Параллельный код с выходов счет"чика 11 записывается в блок регистров памяти в моменты, когда код навыходах преобразующих каскадов изменяется (начиная с нулевого) на единицу, например, 00000; 00001;00010 и т.д. Данный код, в связис ограниченной точностью преобразуюБ,=М (м,2 +м; 2 ++ы 2 (1) Так как в момент изменения на единицу кода на выходах преобразующих каскадов напряжение остатка 0 на аналоговом выходе последнего кас 35 када равно нулю, то(3) 45 где П - эталонное напряжение вь-ом преобразующем каскаде.Поскольку величины 0 из-за ихОнестабильности точно не определены, то получаемый код А = а а а 501 2 Е не может быть использован непосредственно (для отождествления с измеряемой величиной 0), а будет использоваться в качестве адреса для извлечения из блока регистров па мяти кода И с высокой точностью, соответствующего величине Ц,; = М 2 ЬСг,.ф ФП 1Э 1170606 щих каскадов является неточным. Поэтому в режиме измерения он используется в качестве адреса для получения из блока регистров памяти точного цифрового значения напряжения, поступающего на вход первого преобразующего каскада.,В результате указанного алгоритма проведения режима коррекции в блоке регистров памяти будут записа- Юены 2 значения ш разрядных кодов М с высокой степенью точности соответствующие 2 граничным значениям лиенейно нарастающего напряжения 11о, . Каждому значению 0 соответствует15 единственный 2 разрядный адрес А на Г выходах преобразующих каскадов. Таким образом, в режиме коррекции устанавливается четкое однозначное соответствие между напряжением на входе первого преобразующего каскада Б , кодом адреса А на логических выходах преобразующих каскадов и значением параллельного кода Н на выходе счетчика 11. 25Учитывая данное соответствие вели. чин 11; = МА; = М И, где М 1 и Ив нормирующие коэффициенты, можно за- писатьВ режиме измерения измеряемый сигнал подается через. входное устройство 1, коммутатор 3 и сумматор 4 на вход первого преобразующего каскада, Иа логических выходах преобразующих каскадов вырабатывается код адреса, а на аналоговом выходе последнего преобразующе 1 о каскада вырабатывается сигнал величина которого равна значению напряжения остатка.Цс (11 аП 0 ) 2 ай По 22; - а 11)х (4)ем Раскрывая скобку, можно пере- писать(6) Б ;+ Бс/2 Величина И; находится путем извлечения ее из блока регистров памяти в соответствии с адресом Ар полученным на.выходах преобразующих каскадов. Напряжение остатка Э; начиная со второго циклакодирования, вновь подается на вход первого преобразующего каскада с помощью ячеек 12 и 13 памяти и коммутатора 3. Второй и последующие циклы преобразования происходят аналогич-, ным образом. Через и циклов преобра-. зования на выходах арифметического устройства вырабатывается 1 и раз рядный код, получаемый с учетом старшинства разрядов путем суммирования двоичных чисел Ю,Я Нфаз получаемых на выходах блока регистров памяти, в соответствии с адреами А 1 ф А 2 ф.АВторой режим измерения отличается от первого тем, что после установления напряжения остатка 11е на выходе последнего преобразующего каскада, на второй вход сумматора 4 подается линейно нарастающее напряжение 11 и с выхода генератора 20. Одновременно с подачей напряжения 0 на вход счетчика 11 подаются импульсы единичного кода с выхода генератора 21. Подача импульсов и изменение линейно нарастающего напряжения прекращаются1170606 0,= М(Б, , - Б) + Ц/2 П= О- Б -я Б/х 2- аПор /х 2аеПое /х 2 Составитель А, КузнецовРедактор И.Касарда Техред Л.Микеш Корректор В, Бутяга Заказ 4714/53 Тираж 872 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб д. 4/5Филиал ППППатент , г. Ужгород, ул. Проектная, 4 после изменения кода А ф на выходах преобразующих каскадов на единицу, т.е. с А на А , синхронно споследующим кодовым импульсом, поступающим после изменения кода адре" са А, В результате указанных действий на логических выходах преобразующих каскадов устанавливается код адреса А на выходах блока регистров памяти - код Ыи на выходах счетчика - число Б, на выходе интегратора - напряжение Н = МБ, а на аналоговом выходе последнего преобразующего каскада напряжение остатка Пе Раскрывая скобки и учитывая(1) и (3) можно записать Также как и в первом режиме измерения остаток Пе во втором цикле кодирования вновь подается на вход сумматора 4 и процесс преобразования происходит аналогичным образом. Код измеряемого сигнала получается путем суммирования (с учетом разрядности) и величин (И - Б), получаемых в и циклах преобразования.Время преобразования уменьшается, При этом использование точного циФрового значения существенно повышает точность преобразования.