Логический анализатор

ОПИС 1977, Ф 5 ны к ным ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ(71) Научно-производственное объединение по радиоэлектронной медицинской аппаратуре(56) 1. "Электроника",с. 26, 27, рис, 22. Авторское свидетельство СССРР 1091339, кл. Н 03 К 13/32, 01.07.8(54)(57) ЛОГИЧЕСКИИ АНАЛИЗАТОР,содержащий двоичный счетчик, элемент И,регистр, индикатор и сумматор по модулю два, выходы которого подключесоответствующим информационвходам регистра, выходы кото, рого подключены к соответствующим входам индикатора и первым входам сумматора по модулю. два, вторые входы которого, кроме последнего, соединены с соответствующими выходами двоичного счетчика, вход установки в "0" которого подключен к первому входу устройства и входу установки в "0" регистра, вход синхронизации которого соединен с выходом элемента И, входы которого подключены к второму и третьему входам устройства соответственно., о т л и ч а ющ и й с я тем, что, с целью повыше" ния достоверности диагностики, счетный вход двоичного счетчика соеди-.нен с вторым входом устройства, а/д последний из вторых входов сумматора фф ф по модулю два подключен к шине логи- ( ческой единицые1 1160569Изобретение относится к импульс .: к ной технике и может быть применено ; ве для наладки, ремонта и контролячи цифровых устройств (например, ЭВМ, по микропроцессорные системы и прочее), 5 ваИзвестен логический анализатор, вх содержащий регистр, индикатор и сум- с матор по модулю два, входы которого го подключены к выходам соответствующих му разрядов регистра сдвига, вход кото но рого соединен с выходом сумматора по со модулю два 0 1.ваНедостатком этого устройства яв- ма ляется невозможность локализовать не ошибку во входной последовательности,15Наиболее близким техническим ре- на шением к предлагаемому является логический анализатор, содержащий дв двоичный счетчик, элемент И, регистр, мо индикатор и сумматор по модулю два, 20 и вьиоды которого подключены к соответ- ти ствующим информационным входам реги- "1 стра, выходы которого подключены ксоответствующим входам индикатора и со первым входам сумматора по модулю 25 "О два, вторые входы которого, кроме 3, последнего, соединены с соатветст- до вующими выходами двоичного счетчи- вх ка, вход установки в "0" которогосо подключен к первому входу устройст- ре ва и входу установки в "0" регист- не ра, вход синхронизации котороговь соединен с выходом элемента И, входы дв которого подключены к второму и со третьему входам устройства соответто ственно, при этом двоичный счетчик З 5 не входит в состав счетчика с исключен- ло ным нулевым состоянием, содержащим, вт кроме этого, три элемента И-НЕ итриггер 2 Я .слОднако известному логическомуанализатору присуща недостаточная вх достоверность диагностики, заклюли чающаяся в невозможности выявления и ошибки более, чем в двух разрядах на входной последовательности.45хрЦель изобретения - повышение дос- ва товерности диагностики. си Для достижения поставленной цели в логическом анализаторе, содержащем 50 двоичный счетчик, элемент И, регистр, индикатор и сумматор по модулю два, выходы которого подключены к соответствующим информационным входам регистра, вьмоды которого под ключены к соответствующим входам индикатора и первым входам сумматора по модулю два, вторые входы которого,роме последнего, соединены с сооттствующими выходами двоичного счетка, вход установки в "О" которогодключен к первому входу устройсти входу установки в "О" регистра,од синхронизации которого соединенвьмодом элемента И, входы котороподключены ко второму и третьевходам устройства соответственсчетный вход двоичного счетчикаединен со вторым входом устройста последний из вторых входов сумтора по модулю два подключен к шилогической единицы.На чертеже приведена функциональя схема логического. анализатора.Логический анализатор содержитоичный счетчик 1, сумматор 2 подулю два, регистр 3,. элемент И 4, ндикатор 5, первый, второй и трей входы 6-8, шину 9 логической1Вход 6 логического анализатораединен со входами установки в" двоичного счетчика 1 и регистравход 7 соединен со счетным вхом двоичного счетчика 1 и первымодом элемента И 4, выход которогоединен со входом синхронизациигистра 3, Вьиоды регистра 3 соедины со входами индикатора 5 и перщи входами сумматора 2 по модулюа. Выходы двоичного счетчика 1единены со вторыми входами суммара 2 по модулю два, кроме последго, который соединен с шиной 9гической " 1". Вход 8 подключен коорому входу элемента И 4.Логический анализатор работаетедующим образом.Перед началом работы импульсом пооду 6 счетчик 1 и регистр 3 устанав.вают в состояние "О". Проверяемую оследовательность подают на вход 8,вход 7 подают синхроимпульсы,синонизирующие каждый разряд последотельности, По переднему фронтунхроимпульсов происходит запись в регистр 3, по заднему - переключение счетчика 1.Состояние выходов регистра 3 описывается уравнением где Е - длина последовательности;Д,;: - значение -го бита последовательности,4 Г ( 0,1;з 11605Ь; - сигнал на входах сумматорапо модулю два на -ом шаге.с - суммирование по модулю 2.Обозначим содержимое (г) разрядов, у,которых входы сумматора 2 соединены со .счетчиком, индексом г, содержимое г-го разряда, для которого вход сумматора 2 подключен к шине 9 логической. единицы, индексом " 1", Тогда 1 ОО"-1= )-1 д )"-1. (2) Последовательность .с ошибками мож но прадставить в видес(: сО+ е1" 1". в битах, где есть ошибка. 2 ОТогда, воспользовавшись линейностью операции,(1), можно записатьичРИ)=, (аС; фе)И; =узы) +,) ,. (3:)1-1 ,у=1 25т где 1, 1 - номера бит, содержащихошибку;ч - количество бит, содержащих ошибку.Обнаружение и локализация ошибки 30 производится путем анализа суммы Ь по модулю два состояния /3(с( ) регистра 3 для заведомо правильной последовательности и состоягия Яу(а ) - для анализируемой последова 35 тельности, возможно содержащей ошибки.Из формулы (3) следует(1)для последовательности длинойК2"при ошибке в одном бите551следовательно, такая ошибка однозначно локализуется:1(г.)1Гтак как 1, Ф 1 , следовательно, любая такая ошибка будет обнаружена.П р и м е. р. Пусть число г разрядов регистра, сумматора по модулю два и счетчика будет равно 4 и исходная (эталонная) последовательность будет длиной 17 бит;01110100001011001. Введем ошибки в 1, 2, 7, 9 и 13 биты;01111100100011010 (счет бит идет с конца) .Состояния выходов счетчика 1, сумматора 2 по модулю два, регистра 3 при проверке исходной и ошибочной последовательностей для каждого такта работы анализатора приведены в таблице, причем состояния выходов регистра приведены для момента времени после окончания синхроимпульса соответствующего такта, а состояния выходов счетчика и сумматора по модулю два - для момента времени между передним и задним фронтами синхроимпульса.Сравнение результирующих состояний выходов регистра 3 для исходной и .ошибочной последовательностей показывает нх несовпадение, что указывает на наличие ошибки (см, таблицу) .При подключении устройства показания индикатора 5 в случае наличия однобитовой ошибки или двухбитовой ошибки при К Й 2 будутотличаться от показания для правиль-".ной последовательности, таким образом, эти ошибки будут обнаружены;возможна локализация однобитовойошибки при 1 с 6 2 , Кроме того,при любых 1 с возможно выявление ошибок в любом нечетном числе бит,Таким образом, подключение счетного входа двоичного счетчика ковходу сйнхрониэации, а последнегоиэ вторых входом сумматора по модулю два к шине логической "1" повышает .достоверность диагностики цифровых устройств с помощью предложенного логического анализатора,1160569 Проверяемая последовательность Нометактг ыход четчика 3 2 1 С ошибками Исходная т Выход реги- стра Выход суматора Выход сумматора Вход Выход регистра 4 3 2.1 4 3 2 1 4 3 2 1 4 3 2 1 0 0 0 1 0 0 1 1 1 0 0 1 1 1 0 0 0 1 1 1 1 1 0 1 1 1 1 0 0 1 0 10 12 1 0 0 О О 1 1 0 1 0 1 0 1 0 00 1 0 О 0 1 0 0 1 1 1 0 0 1 1 0 1 1 1 О, 1 1 1 0 1 1 1 1 0 1 15 1 1 1 10 0 0 О 6 17 Составитедь О. РевинскийРедактор Н. Егорова Техред И.Пароцай Корректор М. Розман Заказ 3842/54 Тираж 872 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Рауаская наб., д. 4/5 филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 1 1 0 1 0 1 1 01 1 0 0 0 0 О 0 0 1 0 О 1 0 О 0 1 1 1 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 О О 0 0 О 1 1 0 0 0 1 1 00 1 1 0 0 1 0 0 1 0 1 0 0 О 0 0 0 1 1 1 0 0 1 0 0 1 1 0 0 1 1 1 0 1 1 1.1 1 1 1 1 1 1 0 0 0 1 О 0 0 1 О 0 0 0 0 1 1 1 0 1 1 1 0 0 0 0 1 0 0 0 0 1 1 1 1 О 1 0 0 1 0 О О 1 1 0 1 1 О 0 1 1 0 1 0 О 0 0 О 0 1 0 1 1 1 1 0 1 1 О0 1 1 0 0 0 1 0 1 1 0 0 0 1 1 О 1 О 1 О 1 О 1 О 1 1 10 1 1 1 О 1 0 0 1 1 0 0 1 1 0 0 1 0 О 0 1 О О 1 1 0 0 1 1 О 1 1 1 0 1 1 1 0 1 ,1 1 1 0 0 1 1 0 0 0 10 1 1 1 0 1