Устройство для вычисления модуля многомерного вектора

(56) Авторское свиде432493, кл. б 06 РАвторское свидете101536, кл. б 06 8 тельство СССР7/38, 1972.льство СССРГ 7/552, 1980. ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ А ВТОРСНОМУ СВИДЕТЕЛЬ(54) (57) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ МОДУЛЯ МНОГОМЕРНОГО ВЕКТОРА, содержащее первый и-разрядный счетчик, где п - размерность вектора, второй 2 и-разрядный счетчик, группу элементов И, три триггера, элемент задержки, пять элементов И и элемент ИЛИ, причем вход сброса устройства соединен с одноименными входами первого и второго счетчиков, выходы разрядов первого счетчика - с первыми входами элементов И группы, вторые входы которых соединены с выходом элемента задержки и входом установки первого триггера, отличающееся тем, что, с целью расширения области применения устройства путем обработки произвольного числа аргументов, в него дополнительно введены генератор тактовых импульсов и схема сравнения, причем первая группа входов схемы сравнения соединена с выходами разрядов первого счетчика и является выходом модуля вектора устройства, вторая группа входов схемы сравнения - с выходами п младших разрядов второго счетчика, инверсные выходы и старших разрядов которого соединены с и-входами первого элемента И, (и + 1)-вход которого соединен с выходом схемы управления, (и + 2) -вход первого элемента И соединен с выходом второго триггера, вход сброса которого соединен с выходом элемента ИЛИ, с входом элемента задержки, с первым входом второго элемента И, выход которого соединен со счетным входом первого счетчика, а второй вход второго элемента И - с выходом первого триггера, вход сброса которого соединен с одноименным входом устройства, вход режима которого соединен с первым входом третьего элемента И, второй вход которого соединен с выходом генератора тактовых импульсов, третий вход третьего элемента И - с инверсным выходом третьего тригге- Я ра, вход установки которого соединен с выходом первого элемента И, а вход сброса - с одноименным входом устройства, вход ввода информации которого соединен с пер- С вым входом четвертого элемента И, второй вход которого является входом аргументов ф устройства, выход четвертого элемента И соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом Ю третьего элемента И, выход элемента ИЛИ - ( с первым входом пятого элемента И, второй инверсный вход которого соединен с входом р режима устройства и входом управления суммированием и вычитанием второго счет- ф чика, выход пятого элемента И соединен со ф 3 счетным входом второго счетчика, информационные входы которого соединены с выходами элементов И группы,Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислительных системах оперирующих с число-импульсными цифровыми кодами.Цель изобретения - расширение области применения устройства путем обработки произвольного числа аргументов.На чертеже представлена структурная схема предлагаемого устройства.Устройство содержит вход 1 сброса устройства, первый триггер 2 И, второй элемент 3, первый и-разрядный счетчик 4, выход 5 модуля вектора устройства, схему 6 сравнения, элемент 7 задержки, группу элементов И 8, состоящую из элементов 8 - 1, 8 - 2, , 8 - и, 2 и-разрядный второй счетчик 9 импульсов, второй элемент И 10, второй триггер 11, вход 12 аргументов, вход 13 ввода информации, вход 14 режима устройства, четвертый элемент И 15, третий элемент И 16, элемент ИЛИ 17, генератор 18 тактовых импульсов, первый элемент И 19, третий триггер 20, счетный вход 21 второго счетчика 9. Устройство работает следующим образом.Перед началом вычислительного цикла первый счетчик 4, второй счетчик 9, первый 2 и третий 20 триггеры устанавливаются в нуль, Управляющий потенциал на вхо-. де признака управления режимом имеет уровень О, счетчик 9 переводится в режим суммирования, третий элемент И 16 отключает генератор 18, а пятый элемент И 10 подключает счетный вход 21 счетчика 9 через элемент ИЛИ 17 к выходу четвертого элемента И 15, На вход признака ввода информации подается управляющий уровень О, элемент И 15 открывается и устройство оказывается подготовленным к приему число-импульсного кода первого преобразуемого числа.Первый импульс унитарного кода х, проходит через элементы И 15 и ИЛИ 17, через элемент И 10 записывается в счетчик 9 код единицы, через элемент 7 задержки устанавливает триггер 2. Счетчик 4 при этом остается в исходном состоянии. Второй импульс кода х, увеличивает содержимое счетчика 9 до двух и через открытый элемент И 3 поступает на счетный вход счетчика 4. Этот же импульс проходит через элемент задержки 7, открытый элемент 8 - 1, группы элементов И 8 на информационный вход счетчика 9, увеличивая результирующее содержание 9 до 4 и так далее. В устройстве используется известный алгоритм вычисления квадрата числа х, представленного число-импульсным кодом 5 10 15 20 25 30 35 40 После поступления на устройство пачки из х, импульсов в 4 и 8 записываются коды соответственно х, - 1 и х,.Перед квадрированием второй координаты х вектора счетчик 4 и триггер 2 устанавливаются в нулевое состояние. Аналогично описанному выше происходит возведение в квадрат числа х причем получаемый при этом результат х, суммируется в счетчике 9 с вычисленным ранее кодом числа х, и так далее, так что после обработки кодов всех и координат и-мерного вектораов 9 хранится число Х =Ц х 2Следующий этап работы устройства определение искомого значения модуля и- мерного вектора путем извлечения корня квадратного из полученной ранее величины Х. Для этого на вход 13 подается потенциал О, что вызывает блокировку входа 12. Производится установка счетчика 4 и первого триггера 2 в нулевое состояние. На вход 14 подается сигнал 1, второй элемент И 10 отключает счетный вход 21 счетчика 9 от выхода элемента ИЛИ 17, счетчик 9 переводится в режим вычитания, а И 16 открывается.По первому импульсу генератора 18 второй триггер 11 устанавливается в нуль, затем через элемент 7 в триггер 2 записывается единица. Одновременно деблокируется элемент И 3, который подключает счетный вход счетчика 4 к выходу элемента ИЛИ 17, а триггер 11 возвращается в исходное состояние. Длительность импульса на выходе этого триггера равна минимальному времени задержки элемента 7. По второму импульсу генератора 18 триггер 11 формирует аналогичный импульс, а в счетчик 4 записывается код единицы. Этот же импульс через элемент 7 задержки и через элемент И 8 - 1 вычитает из содержимого счетчика 9 две двоичных единицы. По третьему импульсу генератора 4 счетчика код увеличивается до двух, а из содержимого счетчика 9 вычитаются уже 4 двоичных единицы, и так далее.Для вычисления корня 1(М используется следующая формула:МГЮ= 1 Ч - 2 Х 1 (2) В соответствии с (2) из входной величины М нужно последовательно вычитать числа 2, 4, 6до тех пор, пока количество вычитаний, увеличенное на единицу, не сравняется или не превысит разность, полученную в результате очередного вычитания. При этом количество указанных вычитаний, увеличенное на единицч, равно искомому корню квадратному К из исходного числа Х,В данном случае количество вычитаний фиксируется в счетчике 4, а текущий результат вычитаний - в счетчике 9. Перед началом каждого очередного вычитания, которое(3) Составитель С. КулиТехред И. ВересТираж 709 ПИ Государственного ком о делам изобретений и Москва, Ж - 35, Раушска П Патент, г. Ужгород,ов едактор Ю.аказ 8091/49 Корректор В. БутягаПодписноеитета СССРоткрытийя на 6., д. 4/5ул. Проектная. 4 ед ВНИИ п 113035,или ал ППпроисходит по соответствующему импульсу генератора 18, срабатывает первый счетчик 4, в нем появляется код с числа проведенных вычитаний, увеличенный на единицу. В это жс время на выходе триггера 11 Формируется короткий положительный импульс, шктупающий на один из входов элемента И 6. На другие входы этого элемента подаются выходной сигнал схемы 6 сравнения и код старших разрядов второго счетчика 9. Если содержимое счетчика 4 боль ше или равно содержимому счетчика 9, то на выходе схемы 6 сравнения и выходах. старших разрядов счетчика 9 появляется потенциал 1, Элемент И 19 срабатывает и устанавливает триггер 20, который блокирует элемент И 16, На выходах 5 устройства появляется параллельный двоичный код числа равного искомому значению модуля многокамерного вектора с декартовыми координатами х 1. Вычислительный цикл устройствана этом заканчивается.