Устройство для контроля распределителя

ОЮЭ СОВЕТСКИХОЦИАЛИСТИЧЕСКИХСПУБЛИМ 3(59ГОСУДАРСТВЕННЫЙ КОМИТЕТ ООСРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И (ЛИРЫТИЙОПИСАНИЕ ЙЗСБРЕТЕНИ АВТОРСКОМУ ВИДЕГЕПЬСТВУ 6 06, Г 11/16 24 026 юл, Р. 45 озй 88,8).е свидетельство СС06 Р 11/16, 1980 лопо он- едемод ном лит(57) УСТРОЙСТВО РЕДЕЛИТЕЛЯ по ав л ич.ающе е ю расширения его ожностей путем о ости контроля ра изованнЫХ на баЗ га, выход нулево ормированйя оста лю три подключен входу контролир ля, . е. РЬСП о.т цель возм можн СР реал сдвиДЛЯ КОНТРОЛ св. Р 94 я тем, чт функционал еспечения пределител регистров о разряда очного код к информац емого распрИзобретение относится к областиавтоматики и вычислительной техникии может быть использовано для контроля электронных блоков дискретнойавтоматики и ЭВМ.По авт. св. Р 942026 известноустройство для контроля распределителя, содержащее три триггера, два элемента И-НЕ, элемент И,элемент НЕ, элемент 2 И-ИЛИ-НЕ, элемент задержки и блок формированияостаточного кода по модулю три, причем выход первого элемента И"НЕ соединен с установочным входом первоготриггера, выход второго триггерасоединен с первым входом второгоэлемента И-НЕ, входй блока Формирования остаточного кода по модулютри соединены соответственно с выходами контролируемого распределителя,выход нулевого разряда которогосоединен с установочным входом второго триггера и с входом элементаНЕ, выход Которого соединен с входомсброса третьего триггера, прямойвыход которого соединен с первымвходом элемента 2 И-.ИЛИ-НЕ, выходкоторого соединен с вторым входомвторого элемента, И-НЕ, выход второго элемента И-НЕ соединен с первымвходом второго элемента И-НЕ, второй вход которого соединен с выходом элемента задержки, вход которогосоединенс выходом элемента И, ссинхровходом контролируемого распре,делителя и со счетным входом третьего триггера, инверсный выход которого соединен с вторым Входом элемента 2 И-ИЛИ-НЕ, третий вход которогосоединен с вйходом первого разрядаблока формирования остаточного кодапо модулю три, выход второго разряда которого соединен с четвертымвходом элемента 2 И-ИЛИ-НЕ, инверсный выход первого триггера соединенс первЫм входом элемента И, второйвход которого является синхровходомустройства, выход устройства соеди-.нен с прямым вы одом первого триггера (,13.Цель изобретения - расширениефункциональных возможностей устройства путем обеспечения возможностиконтроля распределителей, реализованных на базе регистров сдвигаПоставленная цель достигаетсятем, что в устройстве для контроляраспределителя выход нулевого разряда блока Формирования. остаточногокода по модулю три подключен к информационному входу контролируемогораспределителя,. На фиг.1 приведена функциональнаясхема устройства; на фиг. 2 -.временные диаграммы.Устройство содержит контролируемЫй распределитель 1, блок 2 формирования остаточного кода по модулю три, элемент 2 И-ИЛИ-НЕ 3, элементИ-НЕ 4, первый триггер. 5, элементНЕ 6, второй триггер 7, элементИ-НЕ 8, элемент 9 задержки, третийтриггер 10, элемент И 11, синхро вход 12 устройства.Устройство работает следующимобразом.Перед началом проверки распределитель 1, триггеры 5, 7 и 10 устанав ливаются в нулевое состояние сигналом фСброс (цепи сброса не показаны)При этом на нулевом выходе блока2 Формирования остаточного кода по 15 модулю три и, следовательно, на информационном входе распределителя 1устанавливается уровень логическойединицы, на первом и втором выходахданного же блока устанавливаютсянулевые логические потенциалы (блок2 сигнализирует о фактическом илимнимом обнулении элементов памятираспределителя 1), на прямом выходе триггера 10 присутствует нулевойлогический потенциал, являющийся 25 признаком исправности контролируемого распределителя, одновременноуровень логической единицы с инверсноговыхода данного же триггерапоступает на вход элемента И 11, 30 тем самым разрешая поступление вустройство по второму входу указанной схемы тактовых импульсов.С приходом первого тактового импульса по его заднему фронту (все 35 триггеры устройства и распределительпдеключаются при подаче на их импульсные входы перепада Логическая единица - логический нуль)срабатывает распределитель 1, на 40 выходе младаего разряда которогопри этом появляется уровень логичекой единицы.При этом на нулеВом выходе блока2 возникает нулевойлогический по тенциал, на первом выходе - единичный логйческий потенциал, а на второМ выходе сохраняется нулевой логический потенциал, причем триггер 5остается в исходном состоянии, таккак разрешающий переключение тригге ра единичный потенциал поступает наего вход обнуления с выхода элемента НЕ 6 после завершения первоготактового импульса.При изменении потенциала на нулевом выходе блока 2 с единичногоуровня на уровень логического нуляпроисходит запуск триггера 7, который подает положительный потенциална вход элемента И-НЕ 4, разрешая 60 тем самым прохождение информации сэлемента 2 ИИЛИ-НЕ на выход устройства.ЭЛемент И-НЕ 8 осуществляет опроссостояния элемента И-НЕ 4 задержан ными на элементе 9 задержки тактовы20 25 30 35 50 60 ми импульсами, причем к моменту прихода первого задержанного импульса, в случае правильной работы распределителя 1, на выходе элемента И-НЕ 4 присутствует нулевой потенциал вследствие наличия единичного потенциала на выходе элемента 2 ИИЛИ-НЕ,В указанном случае йа входе установки в единичное состояние триггера 10 постоянно имеется, единичный потенциал, триггер 10 обнулен и на его выходе присутствует сигнал логического нуля, который является признаком исправности расцределителя. Второй тактовый импульс установит уровень логической единицы на выходе второго разряда распределителя и переключит триггер 5 в единичное состояние. При этом блок 2 вырабатывает уровень логической единицы на втором выходе и нулевые уровни на нулевом и первом выходах..С приходом последующих тактовых импульсов в случае отсутствия сбоев или устойчивых отказов в элементах памяти распределителя 1 состояния триггера 5 и второго и первого выходов блока 2.синхронно изменяются таким образом, что уровень логической единицы поочередно возникает на втором выходе блока 2 и прямом выходе триггера 5, на первом выходе блока 2 и инверсном выходе триггера 5 и т.д. в соответствии с таблицей состояний.Начиная со второго тактового импульса, наличие нулевого логического потенциала на нулевом выходе блока 2 обеспечит запись в младший разряд распределителя 1 при его правильной работе нулевой логической информации.При правильной. работе распределителя 1 на выходе схемы 2 ИИЛИ-НЕ, после завершения переходных процессов,существует единичный потенциал. После возникновения логической единицы на выходе старшего разряда распределителя 1 и последующего обнуления элементов памяти распределителя блок 2 формирует единичный уровень на нулевом выходе.и нулевые уровни . на первом и втором выходах, в результате чего обеспечивается запись по следующему тактовому импульсу единичной логической информации в младший разряд распределителя 1, а триггер 5 устанавливается в нулевоесостояние, которое через один ътактовый импульс изменится на единичное синхронно с появлением уровнялогической единицы на втором выходе блока 2. Далее работа устройства циклически повторится и т.д. При возникновении в распределите 1 ле случайного сбоя или отказа вмомент сбоя или отказа или чутьпозже ( в случае, если сбой повлиял на изменение текущего модуляблока 2 или зафиксировал последнийнулевым модулем) происходит расхождение, рассинхронизация. информациитриггера 5 и информации первого и второго выходов 1 блока 2, при этом10 на выходе элемента 2 ИИЛЙ-НЕ ноявляется нулевой логический уровень,который через элемент И-НЕ 4 поступает уровнем логической единицы навход элемента ИтНЕ 8,разрешая тем самым прохождение через него задержанных тактовых импульсов.При этом соответствующий задержанный тактовый импульС проходит через элемент И-НЕ 8и запускает триггер 10, на прямомвыходе которого появляется положительный потенциал, являющийся признаком неисправности контролируемогораспределителя. С инверсного выхода .триггера 10 в этом случае нулевой логический уровень .поступает навход элемента И 11, чем будет блокировано поступление на вход устройства последующих тактовых импульсови зафиксировано состояние распределителя в момент сбоя, При отсутствииобнуления или запуска распределителя тактовыми импульсами, в результа"те чего на нулевом выходе блока 2не будет единичного потенциала или,наоборот, единичный потенциал будет присутствовать постоянно, не произойдет запуск триггера 7 и на входе элемента И-НЕ 8 будет присутствовать единичный потенциал интегрированной нулевой ийформации тригге ра 7, что обнаруживается с приходом задержанного импульса на элемент И-НЕ 8, Если при обнулении распределителя в нем возникает такая, например, информация, как 45 110000, модуль которой равен нулю,указанный сбой обнаруживается позже по рассинхронизации.Дпйтельность задержки тактовых импульсов на элементе 9 задержки не рекомендуется брать более или равной суммарному времени наиболее длительных переходных процессов враспределителе 1, блоке 2, триггере 7 и элементе 2 ИИЛИ-НЕ.55 Таким образом, в предлагаемом устройстве обеспечивается контроль распределителя импульсов, реализованного на базе типового регистрасдвига. Кроме того, предлагаемоеустройство становится пригодным для проверки собственно регистровсдвига произвольной разрядности1128260 Блок 2 1 1 Триггер 5 Выходы Прямой выход 2 1 0 Исходноесостояние О. 1-й импульс 2-й импульс 3-й импульс 0 Н-й импульс Оч 1 О 1 1 О фМ+1-й импульс О 0 я+2-й импульс 0.Фиг.Я Составитель И,сафроноваедактор . А.Гратилло Техред Л.Коцюбняк Корректс ипе 698 Подписновенного комитета СССРетений и открытий-35, Раушская наб., д.4/В 37 тира . ВНИИПИ Государспо делам изоб 113035, Москва,каз 9 илиал ППП .1 Патент од, ул.Проектная,п - .разрядность контролируемого распределителя 0 0 1 О 1 О 1 0 О О 1 0 Оч 1 0 ч 1 0