Устройство для вычисления экспоненциальных зависимостей

Изобретение относится к вычислительным средствам систем управления и измерительных систем и может быть использовано как для воспроизведения функций значениями кода, заданного в дискретные моменты времени, в промежутках между этими моментами, так и в качестве блока управления специализированных устройств, занятыхобработкой непрерывных процессов. 10 Известно устройство, содержащеесчетчик и блок памяти, причем разряд-ные выходы счетчика соединены соот ветственно с адресными входами блокапамяти, управляющий вход которого соединен с входом счетчика и подключенк тактовому входу устройства. Иустройстве такт за тактом по адресному коду 1, поступающему со счетчикаадреса из блока памяти, считываетсякод функциональной зависимостиНс) Г 1 Э,Недостатком устройства являетсябольшой объем оборудования. Так,например, при воспроизведении экспоненты ч:епри ь,=11 и емкостимикросхем 1024 х 1 бит схема устройства содержит около 130 корпусов.Наиболее близким к изобретению30по технической сущности являетсяустройство,. содержащее два счетчика,элемент И, триггерэлемент задержки, схему сравнения и блок вычисления экспоненты, вход которого соединен с выходом элемента задержки и З 5первым входом элемента И, второйвход и выход которого соединены соответственно с выходом триггера ивходом первого счетчика, выход блока вычисления экспоненты соединен фос первым входом схемы сравнения,выход и второй вход которой соединены соответственно с входом триггера и выходом второго счетчика, входкоторого соединен с тактовым входомустройства и входом элемента задержки, причем блок вычисления экспоненты содержит два счетчика, группу элементов И и элемент ИЛИ, выходы разрядов счетчиков соединены с первыми 50и вторыми входами соответствующихэлементов И, выходы которых соединены с входами элемента ИЛИ, выходкоторого соединен с входом второгосчетчика, вход первого и выход второго счетчиков соединены соответственно с входом и выходом блока вычисления экспоненты2 3. Недостатком известного устройства является пониженная точность воспроизведения экспоненциальных зависимостей.Цель изобретения - повышение точности устройства.Поставленная цель достигается тем, что в устройство .для вычисления экспоненциальных зависимостей, содержащее счетчик, элемент И, элемент задержки и блок вычисления экспоненты, состоящий из первого и второго счетчиков, группы элементов И и элемента ИЛИ, причем выходы разрядов первого и второго счетчиков соединены соответственно с первыми и вторыми входами соответствующих элементов И группы, выходы которых соединены с входами элемента ИЛИ, выход которого 1 соединен со счетным входом второгосчетчика, выход которого подключен к выходу устройства, тактовый вход устройства соединен со счетным входом счетчика, дополнительно введены. дешифратор единицы и одноразрядный блок памяти, адресный вход и вход считывания которого соединены соответственно с выходом старших разрядов счетчика и выходом дешифратораединицы, вход которого соединен с выходом младших разрядов счетчика, выход одноразрядного блока памяти через элемент задержки соединен с инверсным входом элемента И,. прямой вход и выход которого соединены соответственно с тактовым входом устройства и счетным входом первого счетчика блока вычисления экспоненты.На фиг.1 представлена блок-схема предлагаемого устройства; на фиг,2 блок-схема блока вычисления экспоненты, на фиг. 3-4 - график и временная диаграмма, поясняющие работу устройства.Устройство для вычисления экспоненциальных зависимостей содержитблок 1 вычисления экспоненты, счетчик 2, одноразрядный блок 3 памяти,элемент 4 задержки, элемент И 5;дешифратор 6 единицы и вход 7 устройства.Блок вычисленная экспоненты 1 содержит выход 8, счетчик 9, группу элементов И 10, счетчик 11 и элемент ИЛИ 12.Устройство работает следующим образом.Тактовые импульсы поступают на прямой вход элемента И 5 и на вход318 ет увеличить скорость воспроизведеПреимущества предлагаемой схемы 25 ния функций в сравнении со .скоростью заключаются в том, что экономия обо-цифрового аналога. 3 1120 счетчика 2, младшие К разрядов которого используются для формирования интервала 2 ф тактов между коррекциями, а старшие 1 л разрядов формируют адрес поправки, которая подается на адресный вход одноразрядного блока 3 .памяти. Через каждые 2 " тактов дешифратором 6 единицы вырабатывается и поступает на управляющий вход одноразрядного блока 3 памяти сигнал 10 "Чтение", по которому считанный двоичный разряд,О или 1 задерживается на половину такта элементов 4 задержки и при единичном значении запрещает прохождение тактового импульсачерез 15 элемент И 5, В промежутках между импульсами "Чтение" на выходе одноразрядного блока 3 памяти формируется нулевой сигнал, который подтверждается элементом 4 задержки и открывает 2 о элемент И 5 для прохождения через него тактовых импульсов на вход блока 1 вычисления экспоненты,рудования памяти за счет перехода от запоминания многоразрядных сигналов к одноразрядным сокращает число запоминаемых чисел в 2 раз. Схема блоКка вычисления экспоненты может быть обобщена.на другие функции и может иметь один или несколько выходов Г И), Е (1Е(Ф,1 . В этом случае введенйе одноразрядного блока памяти в качестве регулятора подачи тактовых импульсов на вход блока вычисления экспоненты позволяет уменьшить погрешность путем предварительного мо; делирования погрешностей преобразователя на ЭВМ, минимизировать погрешности воспроизведения единственной или всей совокупности функций (например, синусно-косииусное устройство, устройство воспроизведения обратной и логарифмической функцией и др.), Кроме того, сокращение дополнительных незначащих разрядов за счет повышения точности позволя120318 Составитель А,Зориедактор И.Николайчук Техред С,Мигунова Корректор О. Билак 43/36 Тираж 698 ВНИИПИ Государственногопо делам изобретений и 13035, Москва, Ж, Рауш Заказ 7 писное СССР оми ткрыт я на иал ППП "Патент", г,ужгород, ул.Проектна