Устройство преобразования уровней напряжения

(51) Н 03 К 19/09 ЕНИЯ,ВТО к шин ного в тор о исто ка по итель тран- лючен(22 (46 п я ния, исток пятого налом л -типа подк ательного источник зис торк шинеап я А. В,лукаше ельство СС 00, 1976, тво СССР 09, 1979(54)(57) У УРОВНЕЙ НА ИДП-транзи транзистор котороготранзисто ор котороойства, асточникаретий трасток котоицательно сток - к вчетвертогоР-типа, ис еГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ПИСАНИЕ ИЗОБ(прототип). СТРОЙСТВО ПРЕОБРАЗОВАНИЯ ПРЯЖЕНИЯ, выполненное на сторах, содержащее первый с каналом л -типа, сток одключен к стоку второго а с каналом р -типа, затго подключен к входу устисток - к шине первого положительного напряжения, нзистор с каналом г -типа, рого подключен к шине отго источника напряжения, поду устройства и стоку транзистора с каналом ток которого подключен н р жения, затвор шестого транзистора с каналом р-типа подключен кшине нулевого потенциала, стокк стоку седьмого транзистора с каналом л -типа, затвор восьмоготранзистора с каналом р -типа подключен к выходу устройства, стокк затвору четвертого транзистора,а исток - к шине второго источникаположительного напряжения, о тл и ч а ю щ е е с я тем, что, сцелью увеличения быстродействия,затвор первого транзистора подключенк входу устройства, исток - к шиненулевого потенциала, сток - к стокуседьмого транзистора, затвор которого подключен к истоку второготранзистора, а исток - к стоку восьмого транзистора, затвор которого подключен к затвору пятого транзистора,сток которого подключен к истокушестого транзистора и затвору тртьего транзистора, 1109907Изобретение относится к электронике и импульсной технике и предназначено для преобразования уровнейнапряженил.Известно устройство преобразования уровней напряжения, выполненное на дополняющих 1 ДП-транзисторах и содержащее входной транзистор, первый инвертор и триггер с несимметричными плечами 11 1. 1 ОНедостатком устройства является невозможность использования его для преобразования уровней ТТЛ ИС в управляющие напряжения МДП-схем на дополняющих транзисторах, питающихся от разнополярных источников напряжения, так как при логическом "0 на входе устройства не обеспечивается режим закрывания о -канальных транзисторов, подключенных истоком к шине 20 источника отрицательного напряжения питания. Наиболее близким по техническойсущности к предложенному является устройство согласования ТТЛ схем с МДП-интегральными схемами, выполненное на МДП-транзисторах, содержащее первый транзистор с каналом л -типа, сток которого подключен к стоку второго транзистора с каналом р -типа, затвор которого подключен к входу устройства, а исток - к шине первого источника положительного напряжения, третий транзистор с каналом ь-типа,исток которого подключен к шине отрица- З 5 тельного источника напряжения, сток - к выходу устройства и стоку четвертого транзистора с каналом р -типа, исток которого подключен к шине второго источника положительного напряжения, исток пятого транзистора с каналом 1-типа подключен к шине отрицательного источника напряжения, затвор шестого транзистора с каналом р -типак шине нулевого потенциала, сток к стоку седьмого транзистора с каналом 1-типа, затвор восьмого транзистора с каналом р -типа подключен к выходу устройства, сток - к затвору четвертого транзистора, а исток к шине второго источника положительного напряжения, сток девятого транзистора подключен к затвору второго транзистора и истоку шестого транзистора, затвор третьего транзистора подключен к стоку первого транзистора и затвору седьмого транзистора, исток которого подключен к шине отрицательного источника напряжения,сток седьмого транзистора подключенк затворам первого и пято го тра- зисторов 2 .Недостатком известного устройства являетс.я низкое быстродействие, связанное с ограничивающими ток пер -вым, третьим и пятым транзисторами.Пель изобретения - увеличение быстродействия.Поставленная цель достигается тем, что в устройстве преобразования уровней напряжения, выполненном на ЩП-транзисторах, содержащем первый транзистор с каналом и -типа, сток которого подключен к стоку второго транзистора с каналом р -типа, затвор которого подключен к входу устройства, а исток - к шине первого источника положительного напряжения, третий транзистор с каналом-типа, исток которого подключен к шине отрицательного источника напряжения, сток - к выходу устройства и стоку четвертого транзистора с каналомр-типа, исток которого подключен к шине второго источника положительного напряженйя, исток пятого транзистора с каналом и -типа подключен кшине отрицательного источника напряжения, затвор шестого транзистора с каналом р -типа подключен к шине нулевого потенциала, сток - к стоку седьмого транзистора с каналом и -типа, затвор восьмого транзистора с каналом р -типа подключен к выходу устройства, сток - к затвору четвертого транзистора, а исток - к шине второго источника положительного напряжения, затвор первого транзистора подключен к входу устройства, исток - к шине нулевого потенциала, сток - к стоку седьмого транзистора, затвор которого подключен к истоку второго транзистора, а исток - к стоку восьмого транзисто,ра, затвор которого подключен к затвору пятого транзистора, сток которого подключен к истоку шестого транзистора и затвору третьего транзистора. На чертеже првдставлена принципиальная электрическая схема устройства преобразования уровней напряжения,Устройство содержит первый транзистор 1 с каналом п-типа, сток которого подключен к стоку второго транзистора 2 с каналом р -типа, затвор которого подключен к входу 3устройства, а исток - к шине первогоисточника 4 положительного напряжения, третий тр,шзистор 5 с каналомп -типа, исток которого подключен кшине отрицательного источника 6напряжения, сток - к выходу 7 устройства и стоку четвертого транзистора8, исток которого подключен к шиневторого источника 9 положительногонапряжения, исток пятого транзистора 10 с каналом о -типа подключен кшине отрицательного источника 6 напряжения, затвор шестого транзистора 11 с каналом р -типа - к шине 12нулевого потенциала, сток - к стокуседьмого транзистора 13 с каналом-типа, затвор восьмого транзистора14 с каналом р-типа подключен к вдходу 7 устройства, сток - к затворучетвертого транзистора 8, а истокк шине второго источника 9 положительного напряжения, затвор первоготранзистора 1 подключен к входу 3устройства, исток - к шине 12 нулевогпотенциала, сток - к стоку седьмоготранзистора 13, затвор которого подключен к истоку второго транзистора2, а исток - к стоку восьмого транзистора 14, затвор которого подключенк затвору пятого транзистора 10,сток которого подключен к истокушестого транзистора 11 и затвору третьего транзистора 5,Устройство работает следующим об -разом.Пусть в исходном состоянии уровеньнапряжения на входе 3 устройства соответствует логическому 0. Приэтом первый транзистор 1 закрыт,а второй транзистор 2 открыт. Настоках первого и второго транзисторов 1 и 2 устанавливается значениенапряжения, близкое к напряжению нашине первого источника 4 положительного напряжения, Через открытый шестой транзистор 1 положительное напряжение прикладывается к затворутретьего транзистора 5, который открывается под действием суммы напряжения отрицательного и первого положительного источников. На выходе7 устройства устанавливается напря 5жение, близкое к напряжению на шинеотрицательного источника 6 напряжения. По мере нарастания отрицательного напряжения на выходе 7 устройства пятый транзистор 10 закрывается, а восьмой транзистор 14 открывае.тся. При этом положительные напряжения в узлах на стоке пятого транзистора 10 и ст 1 ке восьмого транзистора 14 увеличиваются, обеспечиваятем самым открывание третьего транзистора 5 и закрывание четвертоготранзистора 8. Этот процесс протекает лавинообразно до тех пор, пока напряжение на выходе 7 устройства не установится близким к напряжению на шине отрицательного источника 6 напряжения.При поступлении на вход 3 устройства лгией1 нао . вого и второго транзисторов 1 и 2через открытый первый транзистор 1устанавливается напряжение, близкоек нулевому значению. Через открытыйседьмой транзистор 13 это напряжение прикладывается к затвору четвертого транзистора 8, который открывается под действием суммы напряжений, приложенных между затвором и истоком. На выходе 7 устройства устанавливается напряжение,близкое к напряжении второго источника 9 положительного напряжения.По мере нарастания положительногонапряжения на выходе 7 устройства40пятый транзистор 10 открывается,а восьмой транзистор 14 закрывается.При этом отрицательное напряжениена стоке пятого транзистора 10 увеличивается, обеспечивая закрывание45третьего транзистора 5. Технико-экономический эффект изобретения заключается в увеличении быстродействия устройства.1109907 Составитель А яноТехред М. Надь ектор О Лу о каэ Подписнота СССР ытии наб.,иал Редактор О.Юрковецк 101/42ВНИИПИ Государпо делам иэ113035, Москва Тираж 862венного комит ретений и откЖ, Раушска Патент", г. Ужгород, ул. Проектная, 4