Устройство для разложения чисел в неоднородной системе

Союз СоветскихСоциалистицескихРеспублик видетельства М Зависимое от авт Заявл Ч. Ел. 6 0611675965 18-2 о 28.71.197 Гасударственный комитет Совета Министров СССР па делам изобретений и открытийоритет 11.1973, Бюллетень М 35 описания 10.1.194 УДК 681.322:074.2(088,8 публиковацо 28,Дат публиковац Автор зобретец А. Алейцик ркутскии машицостроительцыи зав аявител СТРОЙСТВО В НЕОДН РАЗЛОЖЕНИЯ ЧИДНОЙ СИСТЕМЕ с присоединением заявкиИзобретсцие отпосится к вычислитсльцой технике и может быть использовано при расчете программ для станков с программным управлецисм, которые записываются ца ицтерполяторах с двоичными умцожителями. 5Известное устройство, содержащее блок ввода, соедицсццый через преобразователь дссятичцого кода в двоичцо-десятичцый с основцым сумматором, блоки вычитания и сравцсция, сдвигающис регистры, элементы И, 10 счетчики и гсцсратор импульсов, цмсст оольшос количество оборудовация.Цель изобрстсция - упрощение устройства.Для этого предлагаемое устройство содержит олок управления и дополцительпый сум матор, црцчсм выход генератора импульсо". соедипсц с первым входом олока управлепия, второй и третий входы которого сосдццецы с первым ц вторым выходом блока ввода, выход осцовцого сумматора соединен с первыми вхо дами первого и второго элсмсцта И, выход первого элемента И соединен с первым входом первого сдвигающего регистра, а выход второго элсмецта И - с первыми входами второго и третьего сдвигающих регистров, 25 первые два младших разряда третьего сдвигающсго регистра соединены с входами первого блока сравцецця, выходы которого сосдцнецы с четвертым, пятым и шестым входами блока управлсция, седьмой, восьмой и дсвя тый входы которого соединены с выходами второго блока сравпсцця, первый и второй входы которого сосдццсцы с выходами второго блока сравцсцця, первый и второй входы которого сосдццсцы с первыми выходами первого и второго сдвпгающцх регистров соответствеццо, первые выходы регистров соедипецы со вторыш входамц этих регистров, а второй выход второго регистра соединен с первыми входами дополпцтсльцого сумматора, третьего элемента И ц блока вычцтацця, второй вход которого сосдццсц со вторым выходом первого регистра, выход блока вычитания соедцсц с третьим входом первого регистра, выход третьего элсмсцта И сосдццсц с третьим входом второго регистра, четвертый вход которого сосдипец с выходом дополцптсльцого сумматора, а выходы блока управлсция сосдцпецы соотвстственцо со входамц сдвига первого, втотрстьсго рсгцстров ц осцовцого сумматора, со вторыми входамц первого, второго, третьего элсмсцтов И ц дополццтсльцого сумматора, со входамц опроса первого ц второго блока сравцс .ия ц блока ввода, со вторым входом третьего сдвцгающсго регистра ц с третьим входом дополцитсльцого сумматора.На чертежике прсдставлеца блок-схема предлагаемого устройства.Устройство состоит цз блока ввода 1, прс.- образоватсля 2, сумматора 3, трех сдвигаю50 55 60 65 Ших регистров 4, 5 и б, двух блоков сравне ния 7 и 8, блока вычитания 9, блока суммирования 10, коммутатора 11, трех элементов И 12, 13 и 14 и генератора импульсов 15.Устройство работает следующим осразом.На блоке ввода 1 набирают число ЛК в дссятичном коде, и при нажатии соответствующей кнопки на клавиатуре блока ввода коммутатор 11 выдает импульсы для опроса клавиатуры. Число, пройдя преобразователь 2, записывается в сумматор 3 в двоичном кодс, Последний импульс опроса переключает выход коммутатора 11 с клавиатуры на сдвиг сумматора 3, первого регистра 4 и на второй вход элемента И 12.Число ЛК через открытый элемент И 12 записывается в регистр 4. Затем на клавиатуре набирают число Л 5 в десятичном коде, и при нажатии соответствующей книжонки коммутатор 11 выдает импульсы для опроса клавиатуры, Число Л 5, пройдя преобразователь 2, записывается в сумматоре Звдвоичном коде. Последний импульс опроса переключает выход коммутатора 11 с клавиатуры иа сдвиг сумматора 3, второго 5 и третьего б регистров и на второй вход элемента И 13. Число Л 5 через открытый элемент И 13 записывается во втором 5 и третьем 6 рсгистрах,Затем коммутатор 11 выдает импульс опроса первого блока сравнения 7, который определяет соотношение предыдущего и последующего разрядов числа Л 5.При опросе блока сравнения 7 могут быть три случая.1. Соотношение предыдущего и последующего разрядов числа было нуль-один. В этом случае коммутатор 11 выдает импульсы для сдвига второго регистра 5 и открывает вторыс входы блока суммирования 10. Число Л 5 доводят до четного прибавлением единицы Л 5+1.2. Соотношение предыдущего и последующего разрядов числа было один - нуль. В этом случае коммутатор 11 выдает импульсы для сдвига второго регистра 5 и открывает третий вход блока суммирования 1 О. Число Л 5 доводят до четного вычитанием единицы Л 5 - 1,3. Соотношение предыдущего и последующего разрядов числа Л 5 было один - одни или нуль - нуль. В этом случае Л 5 четное.Как только число Л 5 будет доведено до четного, коммутатор 11 выдаст импульс, который подается на сдвиг второго регистра 5 и сдвигает число Л 5 на один разряд в сторону младшего разряда, что соответствует делению чисЬ 5+ 1 Ь 5 - 1 ла Л 5 на два, т. е. или2 2Ь 5или . согласно рассмотренным случаям,2Затем коммутатор 11 выдает импульсы, которые поступают на сдвиг первого 4 и второго 5 регистров. 5 10 15 20 25 30 35 40 45 ЧислаЬ 5+ 1 Ь 5 - 1иЛКили и ЛК,г гЬ 5или2и ЛК подаются на второй блок сравнения и одновременно эти же числа воспроизводятся в регистрах, После сравнения чисел коммутатор 11 опрашивает блок сравнения Ь,При опросе могут быть три случая. (ДляЬ 5+ 1примера оперируют числом ).21. Число ЛК)Ь 5+ 1В этом случае2коммутатор 11 выдает импульсы на сдвиг информации первого 4 и второго 5 регистров,Ь 5+ 1Числа ЛК и подаются на блок выгчитания 9, где происходит вычитание ЛК -Ь 5+ 1= ЛК, Остаток ЛК записываетсягв первом регистре 4. По окончании вычитания коммутатор 11 записывает в третий регисто 6 единицу и сдвигает сс иа один разряд, После сдвига коммутатор 11 опрашивает блок сравнения 7, в результате опроса возможен один из трех рассмотренных выше случаев.2, Число ЛК( В этом случаеЬ 5+ 12коммутатор 11 сдвигает регистр 6 на один разряд и выдает импульс для опроса блока сравнения 7, в результате опроса возможен один из трех рассмотренных выше случаев.Ь 5+ 13. Числ,о ЛК= В этом случаегкоммутатор 11 записывает в регистр 6 единицу и сдвигает ее на один разряд, затем выдается импульс окончания разложения.В сдвигающем регистре б каждый раз после5+1сравнения чисел ЛК и и других запи 2сывается нуль или единица, т. е. в результате получается ЛК, разложенное в неоднородной системе числа Л 5.Таким образом, выведя индикацию сумматора 3 и всех разрядов сдвигающего регистра б, получают разложение числа Л 5 в двоичном коде и разложение числа ЛК в неоднороднойсистеме числа ЛК. Предмет изобретенияУстройство для разложения чисел в неоднородной системе, содержащее блок ввода, соединенный через преобразователь десятичного кода в двоично-десятичный с основным сумматором, блоки вычитания и сравнения, сдвигающие регистры, элементы И и генератор импульсов, отличающееся тем, что, с целью упрощения устройства, оно содержит блок управления и дополнительный сумматор, причем выход генератора импульсов соединен с первым входом блока управления, второй и третий входы которого соединены с первым и вторым выходом блока ввода, выход основного сумматора соединен с первыми входами первого и второго элемента И, выходЗаказ 3501,9 Изд, М 968 Тираж 647 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раушская наб., д. 4/5Типография, пр, Сапунова, 2 первого элемента И соединен с первым входом первого сдвигающего регистра, а выход второго элемента И соединен с первыми входами второго и третьего сдвигающпх рсгист. ров, псрьыс два младших разряда третьего сдвигавшего регистра соединены с входами первого блока сравнения, выходы которого соединены с четвертым, пятым и шестым входами блока управления, седьмой, восьмой и девятый гходы которого соединены с выходами второго олока сравнения, первый и второй входы которого соединены с первыми выходами первого и второго сдвигающих регистров соответственно, первые выходы регистров соединены со вторыми входами этих регистров, а второй выход второго регистра соединен с первыми входами дополнительного сумматора третьего элемента И и блока вычитания, второй вход которого соединен со вторым выходом первого регистра, выход блока вычитания соединен с третьим входом первого 5 регистра, выход третьего элемента И соединен с третьим входом второго регистра, четвертый вход которого соединен с выходом дополнительного сумматора, а выходы блока управления соединены соответственно с о вхо дами сдвига первого, второго, третьсго регистров и основного сумматора, со вторыми входами первого, второго, третьего вентилей элемента И и дополнительного сумматора, со входами опроса первого и второго блока срав нения и блока ввода, со вторым входом третьего сдвигающего регистра и с третьим входом дополнительного сумматора.