Распределитель

(19) (11 ЗК 176 ОСУДАРСТВЕНН ПО ДЕЛАМ ИЗО ОМИТЕТ СССР ТЕНИЙ И ОТНРЫТИЕ ИЗ СВИДЕТ ПИСА ЕТЕНИЯ К АВТОРСКОМ Т(54) (57) РАСПРЕДЕЛИТЕЛЬ, .содержащийв кажом канале элемент И, выходыкаждого из которых являются выходными шинами, а первый вход каждогоподключен к соответствующему выходураспределителя уровней, вход которого соединен с первой шиной тактирования и нулевым входом первого триггера, единичный вход которого подключен к выходу первого компаратора,единичный выход - к вторым входамэлементов И, а нулевой выход соединен со стробирующим входом первогокомпаратора, первый информационныйвход которого соединен с выходоммультиплексора, а второй - с первой файв(41 ФРквЕ Л ""-ф-,у шиной опорного сигнала, управляющиевходы мультиплексора соединены ссоответствующими выходами ра пределителя уровней, а информационныевходы - с шинами синхроимпульсов,о т л и ч а ю щ и й с я тем, что,с целью расширения функциональныхвозможностей, в него введены второйкомпаратор, второй и третий триггеры, причем выход третьего триггерасоединен со стробирующим вхцдомвторого кбмпаратора, а нулевой входс первой шиной тактирования, первыйинформационный вход второго компаратора подключен к выходу мультиплексора, а выход - к единичному входувторого триггера, нулевой вход которого подключен к первой шине тактирования, а выход - к третьим входамэлементов И, причем единичный входтретьего триггера и второй информационный вход второго компаратораподключены соответственно к вторымшинам тактирования и опоры,Изобретение относится к импульсной технике, в частности к распределителям импульсов, и может быть использовано в устройствах электронной коммутации .Известеи распределитель, содержа щий последовательно соединенные шину тактирования и распределитель уровней, состоящий из счетчика и последовательно соединенного с ним дешифратора 1. 10Недостаток этого распределителя ограниченные Функциональные возможности в связи с отсутствием самостоятельной синхронизации каждого из выходных импульсов 15Известен также распределитель, содержащий в каждом канале элемент И, выходы каждого из которых являются выходными шинами, а первый вход каждого подключен к соответствующему выходу распределителя уровней, вход которого соединен с первой шиной тактирования и нулевым входом первого триггера, единичный вход которого подключен к выходу первого компаратора, единичный выход к вторым входам элементов И, а нулевой выход соединен со стробирующим входом первого компаратора, первый инФормационный вход которого соединен с выходом мультиплексора, а второй - 30 с первой шиной опорного сигнала, управляющие входы мультиплексора соединены с соответствующими выходами распределителя уровней, а информационные входы - с шинами синх роимпульсов 211Недостаток данного распределителя - ограниченные Функциональные возможности в связи с отсутствием самостоятельной синхронизации задне го Фронта выходных импульсов.Цель изобретения - расширение Функциональных возможностей.Указанная цель достигается тем, что в распределитель, содержащий в 45 каждом канале элемент И, выходы каждого из которых являются выходными шинами, а первый вход каждого подключен к соответствующему выходу РаспРеделителя уРовней, вход котоРого соединен с первой шиной тактирования и нулевым входом первого триггера, единичный вход которого подключен к выходу первого компаратора, единичный выход - к вторым входам элементов И, а нулевой выход соединен со стробирующим входом первого компаратора, первый информационный вход которого соединен с выходом мультиплексора, а второй - с первой шиной опорного сигнала, управляющие 60 входы мультиплексора соединены с соответствующими выходами распределителя уровней, а информационные входы - с шинами синхроимпульсов, введены второй компаратор, второй и 65 третий триггеры, причем выход третьего триггера соединен со стробирующим входом второго компаратора, а нулевой вход - с первой шиной тактирования, первый информационный вход вто. рого компаратора подключен к выходу мультиплексора, а выход - к единичному входу второго триггера, нулевой вход которого подключен к первой шине тактирования, а выход - к третьим входам элементоВ И, причем единичный вход третьего триггера и второй информационный вход второго компаратора подключены соответственно к вторым шинам тактирования и опоры,На фиг. 1 представлена функциональная схема распределителя; на фиг. 2 - временная диаграмма работы устройства.Распределитель содержит в каждомканале элемент 1 И,выходы каждогоиз которых являются выходными шинами 2. Первый вод каждого из элементов 1 И подключен к соответствующему выходу 3 распределителя 4 уровней, вход которого соединен с первойшиной 5 тактирования. Выходы распределителя 4 уровней соединены с соответствующими управляющими входамимультиплексора .б, информационныевходы которого соединены с соответствующими шинами 7 синхроимпульсов,а выход подключен к первому информационному входу первого компаратора8, второй информационный вход которого подключен к первой шине 9 опоры,а выход и стробирующий вход соединен соответственно с единичным входом и нулевым выходом первого триггера 10, единичный выход которогосоединен с вторыми входами элементов 1 И, Нулевой вход первого триггера 10 соединен с первой шиной 5тактирования и нулевым входом третьего триггера 11, выход которого соединен со стробирующим входом второгокомпаратора 12, первый информационный вход и выход которого соединенысоответственно с выходом мультиплексора б и единичным входом второготриггера 13, нулевой вход которогосоединен с первой шиной 5 тактирования, а выход подключен к третьимвходам элементов 1 И. Единичный входтретьего триггера 11 соединен с второй шиной 14 тактирования, а второйинформационный вход второго компаратора 12 соединен с второй шиной 15опоры,Распределитель работает следующимобразом,В момент времени 1 (фиг. 2) распределитель 4 уровней устанавливаетсяв исходное состояние, первый триггер 10 сбрасывается в нулевое состояние и с его единичного выходасигнал логического нуля подается10 15 20 25 30 35 40 45 50 на вторые входы элементов 1, запрещая прохождение сигналов с выхода распределителя 4 уровней на выходные шины 2, В этот же момент времени 1 (фиг. 2) третий триггер 11 и второй триггер 13 устанавливаются в нулевое состояние. С единичного выхода третьего триггера 11 сигнал логического нуля подается на стробирующий вход второго компаратора 12 и переводит его в режим ожидания. С нулевого выхода второго триггера .13 сигнал логической единицы поступает на третьи входы элементов 1 И. С нулевого выхода триггера 10 сигнал логической единицы поступает на стробируюший вход первого компаратора 8 и переводит его в режим сравнения входных сигналов. Напряжение опорного сигнала поступает на второй информационный вход первого компаратора 8 с первой шины 9 опорного сигнала. С первого выхода 3 распределителя 4 уровней сигнал логической единицы поступает на первый вход соответствующего элемента 1 И, а также на первый управляющий вход мультиплексора б, По этому управляющему сигналу мультиплексор б подает первый синхроимпульс на первые информационные входы компаратора 8 и второго компаратора 12.В моменты сравненияи (фиг.2) компаратор 8 формирует положиАльный и отрицательный фронты соответственно, Сигнал с выхода компаратора 8 поступает на единичный вход триггера 10. По отрицательному фронту этого импульса в момент времени(фиг, 2) триггер 10 переходит в единичное состояние. В результате этого компаратор 8 переходит в режим ожидания, а на вторых входах элементов 1 И устанавливается сигнал логической единицы, что приводит к разрешению формирования на выходе первого элемента 1 И выходного сигнала. Передний Фронт импульса на первой выходной шине 2 жестко связан по фазе с первым синхроимпульсом, В момент времени 4(фиг,2) третий триггер 11 устанавливается в единичное состояние и с его единичного выхода сигнал логической единицы поступает на стробирующий вход второго компаратора 12 и переводит его в режим сравнения входных сигналов, поступающих на первый информационный вход с выхода мультиплексора б. В моменты сравнения С и(Фиг. 2) второй компаратор 12 формйрует положительный и отрицательные Фронты соответственно, Сигнал с выхода второго компаратора 12 поступает на единичный вход триггера 13. По отрицательному фронту этого сигнала в момент времени г, второй триггер 13 переходит в единичное состояние и с нулевого выхода последнего сигнал логического нуля поступает на третьи входы элементов 1 И, что приводит к Формированию заднего Фронта выходного сигнала на первой выхоцной шине 2. Задний фронт этого импульса также жестко связан по фазе с первым синхроимдульсом. В момент времени (: распределительч4 уровней формирует сигнал логической единицы на втором выходе 3. В результате этого формируется импульс на второй выходной шине 2, передний и заданий фронты которого синхронизируются по соответствующим Фазам вторым синхроимпульсом, подаваемом по второй шине 7. Формирование всех последующих и последнего и-го выходного .импульса осуществляется аналогично. Через и тактов процесс формирования всех выходных импульсов повторяется в той же последовательности. Таким образом, передний и задний Фронты каждого из выходных импульсов синхронизируются по фазам соответствующими входными синхроимпульсами. Фазы синхронизации переднего и заднего Фронтов для всех выходных импульсов определяются величинами соответствующих опорных сигналов и могут регулироваться в широких пределах.ЭФфективность от использования предлагаемого устройства заключается в расширении функциональных возможностей за счет обеспечения регу лируемой самостоятельной синхронизации передних и задних фронтов выхщных импульсов сигналами внешних синхронизирующих частот.1077051 ЮсРА 7 Яшию 7 Вторая ий/ю 7 7 и-ая шина Выход 6 Вфиад О Виол 7 Р ВюИ 7 З оставитель С.Кус ехред И.Метелева Корректор С,Чер оПодписное Редакто нов аэ 7 та СССРтийнаб., д. 4/5 аргуГВдарюгильд 3тивФмРЮ У 1 Х йчИ 8 РЖУЮ Ф/53 Тираж 8 б 2 ВНИИПИ 1 осударственного комит по делам иэобретений и откр 113035, Москва, Ж, Раушска