Реверсивный счетчик

/союз соаетснихСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 09) И)Н 03 К ОПИСАНИЕ ИЗОБРЕТЕНН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 61( 54 ) ( 57 ) РЕВЕРСИВ св. Р 824449, о с я тем, что, с стоверности функц вый выход третьег дого нечетного ра дополнительными В- второго ВБ-триггер разряда, а второй триггера каждого н соединен с дополни первого и второго последующего разря,322(088ское свиН 03 К 8)етельство СССР23/24, 1980 осудАРстаенный комитет ссО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ( ) 824449 (21) 345881 (22) 29.06. (46) 07.01. (72) Г. С. (53) 621.37 (56) 1.Автор Ф 824449, кл (прототип),НЫй СЧЕТЧИК по авт.тлич ающи йцелью повышения доионирования, перо ВЯ-триггера кажряда соединен свходами первого иов последующеговыход третьего ВЯечетного разрядательными входамиэлементов И-НЕИзобретение относится к построениюустройств цифровой вычислительнойтехники, преимущественно на потенциальных логнческих элементах интегральных микросхем.По основному авт. св. 9 824449известен реверсивный счетчик, содержащий счетный вход, первый и второйуправляющие входы и разряды, каждыйиэ которых содержит первый, второйи третий ВБ-триггеры на элементах 10И-НЕ, второй выход первого ВБ-триггера каждого разряда соединен с Явходом третьего ВЯ-триггера того жеразряда, второй выход второго ВБтриггера соединен с В-входом третьего ВЯ-триггера, второй выход третьего ВЯ-триггера соединен с 8-входомвторого ВЯ-триггера, первый выходкоторого соединен с Я-входом первогоВз-триггера, а каждый четныйразряд 20содержит также первый и второй элементы И-НЕ, выход первого элемента.И-НЕ соединен с 8-входами первого итретьего ВЗ-триггеров того же разряда, выход второго элемента И-НЕ соединен с В-входом третьего и 3-входомвторого ВЯ-триггерон того же разряда, а первый выход первого ВЯ-триггера соединен с входом первого элемента И-НЕ того же разряда, первыйвыход второго ВЗ-триггера соединен свходом второго элемента И-НЕ того жеразряда, первый управляющий вход соединен с входами первых и вторыхэлементов И-НЕ, второй управляющийвход соединен с В-входами первого ивторого ВЯ-триггеров четных разрядов,а счетный вход соединен с В-входамипервого и второго ВЗ-триггеров первого разряда, кроме того, второй выходпервого ВЗ-триггера каждого нечетного 40разряда соединен с В-входами первогои второго ВЗ-триггеров следующегоразряда, второй выход второго ВЯтриггера каждого нечетного разрядасоединен с входами первого и второго 45элементов И-НЕ следующего разярда,выход первого элемента И-НЕ каждогочетного разряда соединен с В-входамипервого и второго ВБ-триггеров следуницего разряда, а второй выход нторого ВЗ-триггера каждого четного разряда соединен с В-входами первого ивторого ВБ-триггеров следующего разряда С 11,Недостатком известного ренерсивного счетчика является относительнонизкая достоверность функционирования, так как при реверсе счетчикавозможны сбои его исходного состояния.Цель изобретения - повышение достоверности Функционирования реверсивного счетчика.Поставленная цель достигается тем,что в реверсивном счетчике, содержа -щем счетный вход, первый и нторой управляющие входы и разряды, каждый иэ которых содержит первый, второй и третий ВЗ-триггеры на элементах И-НЕ, второй выход перного ВЗ-триггера каждого разряда соединен с Б-входом третьего ВЯ-триггера каждого разряда соединен с Я-нходом третьего ВБ- триггера того же разряда, второй выход второго триггера соединен с 8-входом третьего ВЯ-триггера, второй выход третьего ВЗ-триггера соединен с Я-входом второго ВЗ-триггера, первый выход которого соединен с З-входом первого ВЯ-триггера, а каждый четный разряд содержит также первый и второй элементы И-НЕ, выход первого элемента И-НЕ соединен с 8- входами первого и третьего ВЯ-триггеров того же разряда, выход второго элемента И-НЕ соединен с В-входом третьего и. 8-входом второго ВЯ-триггеров того же разряда, а первый выход первого ВЗ-триггера соединен с ЬходоМ.первого элемента И-НЕ того же разряда, первый выход йторого ВЗ- триггера соединен с входом второго элемента И-НЕ, того же разряда, первый управляющий вход соединен с входами первых и вторых элементов И-НЕ, второй управляющий вход соединен с В-входами первого и второго ВБ-триггеров четных разрядов, а счетный вход соединен с В-входами первого и второго ВЗ-триггерон первого разряда, второй выход первого ВЯ-триггера каждого нечетного разряда соединен с В-нходами первого и второго ВЯ- триггеров следующего разряда, второй выход второго ВЗ-триггера каждого нечетного разряда соединен с входами первого и второго элементов И-НЕ следующего разряда, выход перво-, го элемента И-НЕ каждого четного разряда соединен с В-входами первого и нтэрого ВБ-триггеров следующего разряда, а второй выход второго ВЯ-.триггера каждого четного разряда соединен с В-входами первого и второго ВЯ-триггеров следующего разряда, первый выход третьего ВЯ-триггера каждого нечетного разряда соединен с дополнительными В-входами первого и второго ВБ-триггеров последующего разряда, а второй выход третьего ВБ-триггера каждого нечетного разряда соединен с дополнительными входами первого и второго элементов И-НЕ последующего разряда.На чертеже изображена структурная схема пеРвых четырех разрядов счетчика.Реверсивный счетчик содержит счетный вход 1, первый 2 и второй 3 управляющие входы и разряды 4-7, каждый из.которых содержит первый 8, второй 9 и третий 10 ВБ-триггеры на элементах .И-НЕ, второй выход перво" го ВЯ-триггера 8 каждого разряда со"единен с Б-входом третьего ВЯ-триггера 10 того же разряда, второй выход второго ВБ-триггера 9 соединен с В-входом третьего ВЯ-триггера 10, второй выход третьего ВЯ-триггера 10 соединен с Я-входом второго ВЯ-триггера 9, первый выход которого сое,динен с Я-входом первого ВЯ-триггера 8, а каждый четный разряд содержит также первый 11 и второй 12 элементы И-НЕ, выход первого элемента И-НЕ 11 О соединен с Б-входами первого 8 и третьего 10 ВБ-триггеров того же разряда, выход второго элемента И-НЕ 12 соединен с В-входом третьего 10 и Б- входом второго 9 ВБ-триггера того же 15 разряда, а первый выход первого ВБ- триггера 8 соединен с входом первого элемента И-НЕ 11 того же разряда, первый выход второго ВБ;триггера 9 соединен с входом второго элемента И-НЕ 12 того же разряда, первый управляющий вход 2 соединен с входами первых 11 и вторых 12 элементов И-НЕ второй управляющий вход 3 соединен с В-входами первого 8 и второго 9 ВБ- триггеров четных разрядов, а счетный вход 1,соединен с В в входа первого 8 и второго 9 ВЯ-триггеров первого разряда .4, второй выход первого ВЯ- . триггера 8 каждого нечетного разряда соединен с В-входами первого 8 и второго 9 ВЯ-триггеров следующего разряда, второй выход второго ВЯ- триггера 9 каждого нечетного разряда соединен с входами первого 11 и второго 12 элементов И-НЕ следующего разряда, выход первого элемента И-НЕ 11 каждого четного .разряда соединен с В-входами первого 8 и второго. 9 ВБ-триггеров следующего разряда, второй выход второго ВЯ-триггера 9 каж дого четного разряда соединен с В- входами первого 8 и второго 9 ВЯ/триггеров следующего разряда, первый выход третьего ВЯ-триггера 10 каждого нечетного разряда соединен с дополнитепьными В-входами первого 8 и второго 9 ВБ-триггеров последующего разряда, а второй выход третьего ВБ триггера 10 каждого нечетного разряда соединен с дополнительными входами первого 11 и второго 12 элементов И-НЕ последующего разряда.Устройство производит подсчет числа срезов импульсов на входе 1. При подаче сигналов "1" на вход 3 и "0" на вход 2 осуществляется суммирующий счет. При подаче сигналов "0" на вход 3 и ."1" на вход 2 осуществляется вычитающий счет. Код состоя-ния счетчика снимается с первых входов первых триггеров 8 в нечетных разрядах и с первых выходов третьих триггеров 10 в четных разрядах. Рассмотрим работу счетчика в основном режиме работы. 651Для й -разрядного счетчика длительность сигнала "0" должна быть не менее,(о+ 2)1;, где 1,за- задержка одного элемента И-НЕПосле фронта сигнала на входе 1 происходит переключение в "О" сигнала на втором выходе или первого 8 или второго 9 ВЯ-триггера первого разряда 4, затем переключается третий ВБ-триггер 10 первого разряда 4. Наличие двух сигналов "0" на втором выходе первого триггера 8 (второго триггера 9) и втором (первом 1 выходе третьего триггера 10 первого разряда 4 переводит в состояние "1" сигнала на выходах первого и второго элементов ИНЕ 11 и 12 и на вторых выходах первого и второго ВЯ-триггеров 8 и 9 второго разряда 5 вне зависимости от направления счета и исходного состояния второго разряда 5.При этом на В-входах первого и второго ВЯ-триггеров 8 и 9 третьего разряда происходит следующее: на одном входе поддерживается сигнал "1", на другом входе либо поддерживается сигнал "1" либо воздействует фронт импульса.Поэтому на втором выходе первого ВЯ-триггера 8 или второго ВБ-триггера 9 разряда б либо поддерживается, либо появляется сигнал "0" который поддерживает либо переводит в состояние "1" сигнала на выходах первого и второго элементов И-НЕ 11 и 12 и на вторых выходах первого и второго ВБ- триггеров 8 и 9 четвертого разряда 7. Таким образом, в худшем случае через (2 о -1)у после фронта импульса на входе 1 на В-входах первого и второго ВЯ-триггеров 8 и 9 и входах первого и второго элементов И-НЕ 11 и и 12 всех разрядов появляются сигналы "О". После этого смена сигналов на входах 2 и.З через любое промежуточное состояние не вызывает неалгоритмических переключений в счетчике .Таким образом, в основном режиме работы минимальная длительность пери-.ода следования - (За +1 МЗарВ управляющем режиме работы только срез импульса на входе 1 должен подаваться после окончания переходных процессов, вызванных предшествующим) срез сй. Без измененйй направления счета минимальная длительность сигнала на входе 1;соответствует (т+ 2) а минимальная длительность сигнала "0" - 3 Й.,В длительном режиме работы фронты и срезы, сигнала на входе 1 могут подаваться из условия сохранения правильного счета. Без изменения направления счета минимальная длительность сигнала "1" на входе 1 состоит Зсфср а минимальная длительность сигнала "0" на входе 1 - 2 с + ь д , где до - время сокращения длительности1066039 Составитель О. СкворцовРедактор Н. Ковалева Техред М.Тепер КорректорЮ. макаренко Тираж 8 бб ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035 Москва,. Ж, Раушская наб., д. 4/5 Заказ 11059/59 Филиал ППП "Патент", г. Ужгород, ул. Проектная,импульса фОф при прохождении цепочкииз 9 в последовательно соединенныхэлементов И-НЕ.При работе счетчика с изменениемнаправления с .ета максимальная частота следования счетных импульсов на.входе 1 для делительного и управляю 4 цвго режимов равняется 1/ 61+6 )дарпри этом дляделительного режимадлительность "сигнала фО" на входе 1 ф Ъе)аЬа"быть,не менее 2 р + .Ь, , , 10а для управляющего - (и+2)13 у .; При работе с,максимальным быстродействием изменение направления сче таможюЬ производить через 11 +2)Э (15после среза импульса на входе 1 переключением сигналов на входах 2 и 3в промежуточное состояние двух "0"4 а времяне менее 46(, наличие задержки на (П +2 Яб( гарантирует оконча Оние переходных процессов во всехразрядах счетчика. Появление двухсигналов 10" на входах 2 и 3 произведет во всех четных разрядах сброс первых и (или) вторых ЯБ-триггеров 8 и (или) 9 и (или) установку на выходах элементов 11 и (или) 12, затем в последующих нечетных разрядах устанавливаются сигналы "О" на одном из вторых выходах первых или вторых ВЯ-триггеров 8 или 9 и переключаются третьи триггеры 10После этого можно установить сигнал "1" на входе 2 или 3, а затем можно. подавать новый срез импульса на вход 1.Разница между управляющими и делительным режимами при изменениях направления счета с максимальным быстродействием определяется разной степенью свободы выбора скважности входных импульсов.Таким образом, предлагаемый счетчик обеспечивает достоверное функционирование при изменениях направления счета с минимальным периодом следования счетных импульсов (И +б) ,Аналогичный счетчик может быть выполнен на логических элементах ИЛИ НЕ.