Устройство синхронизации с дискретным управлением

)1,УСТРОЙСТВ ЕТНИ УПРАВЛЕ вательно сое входных импу инатор, блок О СИНХРОНИЗАЦИИ НИЕМ, содержаще иненные формиро ьсов, фазовый управления и(54)(5 С ДИСК послед ватель дискрим ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ОПИСАНИЕ К АВТОРСКОМУ СВ делитель частоты, выходы которогоподключены к второму и третьему входам фазового дискриминатора, приэтом выход задающего генератора через преобразователь подключен ктретьему входу блока управления,а первый вход формирователя входныимпульсов является входом устройсто т л и ч а ю щ е е ся тем, что,с целью повьыения помехоустойчивости,в него введены два блока задержки,причем второй выход преобразователяподключен й второму входу формирователя входных импульсов и через пер,вый блок задержки к четвертому входублока управления, первый вход преобразователя через второй блок эадерж-,щки подключен к третьему входу формирователя входных .импульсов.1059688 ЗО 15 2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что формирователь входных импульсов содержит инвертор, шесть элементов И, два триггера и элемент ИЛИ, при этом первые входы первого и второго элементов И объединены и являются вторью входом формирователя входных импульсов, первым входом которого является второй вход первого элемента И и инвертора, выход которого подключей к второму входу второго элемента И, а выходы первого и второго элементов И подключены к входам первого триггера, первый выход которого подклю 1Изобретение относится к технике передачи дискретных сообщений и может быть использовано при создании устройств обработки дискретных сообщений.Известно устройство синхронизации содержащее последовательно соединенные входной блок, фазовый дискриминатор, блок переменного коррекционного эффекта, усредняющий элемент блок управления и делитель, выходы, которого подключены к второму и третьему входам фазового дискриминатора, при этом выход задающего генератора подключен к третьему входу блока управленияЦ .Однако указанное устройство обладает низкой помехоустойчивостью.Наиболее близким к предлагаемому является устройство синхронизации с дискретным управлением, содержащее последовательно соединенные формирователь входных импульсов, фазовый дискриминатор, блок управления и делитель частоты, выходы которого подключены к второму и третьему входам фазового дискриминатора, при этом выход задающего генератора через преобразователь подключен к третьему входу блока управления, а первый вход формирователя входных импульсов является входом устройст ва 21.Недостатком известного устройства является низкая помехоустойчивость.Цель изобретения - повышение помехоустойчивости.Укаэанная цель достигается тем, что в устройство синхронизации с дискретным управлением, содержащее последовательно соединенные формирователь входных импульсов, фазовыми дискриминатор, блок управления и чен к первым входам третьего и,шестого элементон И, второй выход первого триггера подключен к первымвходам четвертого и пятого элементон И, а выходы третьего и четвертого элементов И подключены к входамвторого триггера, выходы которогоподключены к вторья входам пятогои шестого элементов И, выходы которых подключены к входам элементаИЛИ, причем объединенные вторые входы третьего и четнертого элементов Иявляются третьим входом формирователя входных импульсов, выходом которого является выход элемента ИЛИ. 2делитель частоты, выходы которого подключены к второму и третьему входам фазового дискриминатора, при этом выход задающего генератора через преобразователь подключен к третьему входу блока управления, а первый выход формирователя входных импульсов является входом устройства, введены два блока задержки, причем второй ныход преобразователя подключен к второму входу формирователя входных импульсов и через первый блок задержки к четвертому входу блока управления, первый выход преобразователя через второй блок задержки подключен к третьему входу формирователя входных импульсов. кроме того, формирователь вход-ных импульсов содержит инвертор,шесть элементов И, дна триггераи элемент. ИЛИ, при этом первые входыпервого и второго элементов И объединены и являются вторым входом формирователя входных импульсов, первым:входом которого является второй входпервого элемента И и инвертора, выход которого подключен к" второмувходу второго элемента И, а выходыпервого и второго элементов И подклю чены к входам первого триггера, первый выход которого подключен к первьи входам третьего и шестого элементов И, второй выход первого триггераподключен к первым входам четвертого 35 и пятого элементов И, а выходытретьего и четвертого элементов И подключены к входам второго триггера,выходы которого подключены к вторымвходам пятого и шестого элементов 40 И, выходы которых подключены к входам элемента ИЛИ, причем объединенные нторые входы третьего и четвертого элементов И являются третьим45 входом Формирователя входных импульсов, выходом которого является выход элемента ИЛИ.На Фиг. 1 представлена структурная электрическая схема предлагаемого устройства; на фиг. 2 - времен ные диаграммы, работы устройства.Устройство синхронизации с дискретным управлением содержит формирователь 1 входных импульсов, Фазовый дискриминатор 2, делитель З.частоты, 10 задающий генератор 4, преобразователь 5, блок 6 управления, формирователь 1 входных импульсов содержит инвертор 7, первый и второй .элементы И 8 и 9, первый триггер 10, тре тий и четвертый элементы И 11 и 12, второй триггер 13, пятый и шестой элементы И 14 и 15, элемент ИЛИ 16, фазовйй дискриминатор 2 содержит элементы И 17 и 18, делитель 3 частоты содержит триггер 19, предварительный делитель 20, первый и второй блоки 21 и 22 задержки, блок б управления содержит элемент 23 запрета, элемент И 24, элемент ИЛИ 25.Устройство работает следующим образом.Синусоидальное напряжение с задающего генератора с частотой2 К В (фиг. 2 о) поступает на вход преобразователя 5, с двух выходов которого выдаются две импульсные последовательности с периодом Т и длительностью импульсов С сдвинутые друг относительно друга на "/ (Фиг. 2 д и 6 ) ; Импульсная последовательность с второго выхода преобразователя 5 (Фиг. 2 О ) подается на первые входы первого и второго элементов И. 8 и 9, формирова.тель 1 входных импульсов и на первый 40 блок 21 задержки на Г (например, дифференцирующая цепь с инвертором) С выхода первого блока 21 задержанная импульсная последовательность (Фиг, 2 г) поступает на элемент "Запрет" 23 блока б управления. С первого выхода преобразователя 5 импульсная последовательность (Фиг. 2 6) подается на элемент И 24 блока б управления. а также через 50 второй блок 22 задержки на вторые входы третьего и четвертого элементов И 11 и 12 формирователя 1 входных импульсов (фиг. 2 )Таким образом, в устройстве Формируются четыре импульсные последо 55 вательности с периодом Т и длительностью импульсов 4 Г, сдвинутые относительно друг друга на С фиг. 2), 0,5 Т (Фиг. 2 Ь) и 0,5 Т +(фиг. 2 ф.Формирователь 1 входных импульсов 60 работает следующим образом.Входной сигнал (Фиг. 2 е) подается на второй вход первого элемента И 8, а через инвертор 7 (Фиг. 2 ж) - на второй вход второго элемента И 9, 65 На первые входы первого и второго элементов И 8 и 9 поступает с преобразователя 5 импульсная последовательность (фиг. 2 б)Полученные на их выходе отрезки импульсных последовательностей Фиг, 2 а и ) подаются на входы первого триггера 10, запускаемого первыми импульсами этих отрезков. На выходе первого триггера 10 получается копия входного сигнала (фиг. 2 К и Л ) фронты импульсов которой определяются импульсами последовательностей ( фиг. 2) . Эти копии поступают на первые входы третьего и четвертого элементов .И 11 и 12, на вторые входы которых подаются с второго блока 22 задержки импульсные последовательности ( фиг. 2) , сдвинутые относительно первой (Фиг. 2 о) на 0,5 Т+Г.Полученные на выходе третьего и четвертого эЛементов И 11 и 12 отрезки импульсных последовательностей (Фиг. 2 м и Н)подаются на входы второго триггера 13, на выходах которого получается вторая копия входного сигнала (фиг. 2 Ои и ), сдвинутая относительно первой на0,5 Т + Г . Первая и вторая копии входного сигнала поступают попарно на входы пятого и шестого элементов И 14 и 15 таким образом, что на пятый элемент И 14 подается первая копия входного сигнала с выхода 0 первого триггера 10 ( фиг. 2 Л ) и вторая копия с выхода 1 второго триггера 13 (фиг. 2 о ), а на шестой элемент И 15 - соответственно с других выходов обоих триггеров 10 и 13 (Фиг. 2 К и о).Таким образом, на выходе пятого и шестого элементов И 14 и 15 получаются стробы переднего и заднего Фронтов входного сигнала (Фиг. 2и с), которые суммируются в элементе ИЛИ 16 (Фиг. 2 е) и подаются на элементы И 17 и 18 Фазового дискриминатора 2.На входи элемента 23 "Запрет" и элемента И 24 блока 6 управления поступают синхронные фронтовые стробы с фазового дискриминатора 2 и импульсные последовательности с периодом Т и длительностью (, с преобразователя 5 ( фиг. 2 4) и первого блока 21 задержки (фиг. 2 ь) . Таким образом, фронтовый строб охватывает и "запрещаемые" и "разрешаемые" импульсы, причем "запрещаемые" импульсы- запаздывают относительно переднего фронта строб на Й , а задний фронт "разрешаемого" импульса совпадает с задним Фронтом строба.Таким образом, обеспечивазтся помехоустойчивая работа устройства при любых соотношениях фаз входного сигнала и ВЧ импульса./5 Филиал ППП фПатент", г. Ужгород, ул. Проектная,Составитель Г.ЛеранТехред.И.Надй Тирак 6.77НИИПИ Государственнсго комипо делам изобретений и отк13035, Москва, Е, Раушск Подписноета СССРытийя наб., д, 4