Преобразователь код-фаза

(21) 33 (22) 04 (46) 30 (72) А. (53) 68 тем ств возм тоты введ К- этом Б.А.Шмеле идетельство С5/153 1971.етельство ССС13/20, 1978. фор тип дам АТЕЛЬ.КОД-ФАЗ соединенный и 4 -разряднь а о щ и.й с яматговховых ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ ОПИСАНИЕ(56) 1, Авторское с й 320036, кл, Н 03 К2. Авторское сви 11 744973, кл. и, 03 (54)(57) ПРЕОБРАЗО содержащий .генерато с делителем частоты суйматор, о т л и ч что, с целью упрощения устрой- и расширения функциональных ожностей путем уменьшения часзадающего генератора, в него ены селектор-мультиплексор и разрядный двоичный счетчик, приделитель частоты соединен с инационными входами селектора-мульлексора, двумя управляющими вхосоединенного с выходами раух ших разрядов К -разрядного сумора, первая группа входов котороодключена к клемме К -разрядного дного кода, а вторая соединена с одами К -2-разрядного счетчика.102 Изобретениеотносится к импульсной технике и может быть использовано в автоматике, измерительных и вычислительных системах.Известно устройство формирования сигнала с дискретно изменяемой фазой,содержащее генератор К -разрядный общий делитель, дешифраторы с подключенным к ним блоком управления, узлы уточнения, Формирователи и преобразователи сигнала и Фи -ячееккаждая иэ которых содержит последовательновключенные узлы уточнения Формирователь и преобразователь формируемого сигнала, причем между входом узла уточнения каждой из ячеек и об- щим делителем включен свой отдельный дешифратор. Ко всем преобразователям ячеек подключен выход Формиоователо гетеродинного напряжения, входы кото-. рого подключены к задающему генера- тору и выходу общего делителя 1,Недостатками данного устройства являются сложная настройка и низкая надежность.На, более близким к предлагаемому является цифровое устройство для воспроизведения Фазовых сдвигов, содержащее Ъадающий генератор, связанный с делителем частоты, элемент И, выход которого соединен с одним входом тактируемого триг гера, К -разрядный и Кразрядный сумматоры, при этом делитель. час. тоты выполнен К-разрядным а его, выходы соединены с первой группой входов старших разрядов К-разрядно" го сумматора, вторая группа входов которого и младщий разряд первой груп пы подключены к К разрядному входному коду и к первой группе входов К)-разрядного сумматора, вторая группа входов которого соединена со старшими разрядами К -разрядного входного кода, а выходы старших разрядов сумматоров подключены к входам элемента И, выход которого соединен с управляюфим входом тактируемого триггера,12.Недостатками устройства являются использование задающего генератора, обладающего высокой частотой, а также сложность технического решения.Цель изобретения - упрощение устройства и расширение Функциональных возможностей путем уменьшения частоты задающего генератора. Поставленная цель достигается тем,что в преобразователь код-фаза, со 6300 2держащий задающий генератор, соединенный с делителем частоты, и К -разрядный сумматор, введены селектормультиплексор и К -2-разрядный дво 5 ичный счетчик, при этом делитель час-.тоты соединен с информационными входами селектора-мультиплексора, двумяуправляющими входами подключенногок выходам двух старших разрядов10 К-разрядного сумматора, первая группа входов которого подключена к клем"ме К-разрядного входного кода, авторая соединена с выходами К-разрядного двоичного счетчика,15 На фиг1 представлена блок-схемаустройства; на фиг.2 - векторная диаграмма его работы.Преобразователь содержит задающийгенератор 1, связанный с триггерным20 делителем 2 частоты, К -разрядныйсумматор 3 селектор-мультиплексор4 и К-разрядный двоичный счетчик 5,Делитель 2 частоты соединен синформационными входами селектора 25 мультиплексора 4 и двумя управляющимивходами подключенного к выходам двухстарших разрядов К-разрядного сумматора 3. На первую группу входов М -разрядного сумматора подан К-разрядныйкод, а вторая подключена к выходамК-разрядного счетчика 5.Устройство работает следующим образом,Сигнал 4 с задающего генератора1.поступает на тактовый вход триг- .З 5 .герного делителя 2 частоты, четыре:выхода которого с сигналами частотойХ 2 сдвинутыми относительно одного иэ них (,принятого за опорный)40на О 90, 180 и 270 ( фиг,2соединены с четырьмя информационными входами селектора-мультиплексора 4, двауправляющих входа которого соединеныс выходами двух старших разрядов 245и 1 4 Ь-разрядного сумматора 3.На первую группу входов сумматора3 подай К -разрядный входной коду (у уук)на вторую группувходов поступает.3(-2(разрядный кодХщ Х 1, Х Х . )с выходов К -2-разрядного двоичйого счетчика 5.Сигналы с выхода делителя 2 частоты (опорный .выход) ГВИХ 1 и селектора-мультиплексора б,Х 2 являютсявыходными сигналами преобразователя.На Фиг.2 векторами "00", "01", "10"и "11" изображены возможные напряжения на выходе селектора"мультиплексора 4, т.е. напряжения, сдвинутые отно"3 1026 сительно опорного сигнала на О, 90, 80 и 270 соответственно, получение которых достигается подачей на управляющие входы селектора-мультиплексора 4 кодов 00, 01, 10 и 11 соответственно со старших разрядов 2 К и Ек,1 сумматора. Обновление состояний сум матора 3 происходит с тактом Т1 ф1 Т где Й - частота заполнения счетчика 5, следовательно, смена сигналов настарших разрядах сумматора 3 происходит через время, кратноеТПри любом постоянном входном кодееУ 1. УУкУк 1 У) и пери одической смене кодов Х=рв счетчике 5 старшие разряды Яи Есумматора 3 либо равны у у,1 до образования переноса иэ К -2-разряда в К-разряд, либо на единицу 20 больше при наличии переноса. Например для входного кода 0101110 на выходе селектора-мультиплексора 4 напряжение "01" будет меняться наЧО" и наоборот, Период сигнала переноса .25 из .К)-разряда в К)-разряд сумматора 3 Т=Т 2" можно поделить на время Т 1 наличия сигнала переноса и Т = 1-Т 1 его отсутствияТ и Т 2 кратны Т , причем Т тем больше Т, зо чем больше значение первых К-раз-: рядов входного кода. Напримердля входного кода 0101110 .напряженйя "ОР и ЧО" на выходе селектора-муль 300 4типлексора Чбудут присутствоватьсоответственно Т 1 18.Т: и .Т = 14.Т;,та для кода 0101111-Т =15 Т и Т =17 ТТаким образом в предлагаемомт. 1 тустройстве два старших разрядавходного кода определяет то, какиедва сигнала сменяют один другогона выходе селектора-мультиплексора4, а остальные разряды определяютвремя выдачи этих сигналов.Приращение входного када на единицу вызывает изменение сдвига фазсигналов на выходе преобразователяна 90 на время, равное Тт Такое из"оменение фазы на выходе преобразо-.вателя обусловливает изменение сдвигафаэ у гармоиик с частотами 1Геьхрассматриваемых сигналов т,е. опорного и сигнала на выходе селектора-мультиплексора В) на величину, так как возможно 2 варианта90 К изменения сдвига фаз на 90 выходныхсигналов преобразователя.Использование изобретения позволя- .:.ет расширить функциональыне возможности преобразователя, снизив частотузадающего генератора до величиныЯ,Гь,-12 без изменения.дискретности преобразования, существенноупростить устройство и обеспечитьвоэможность реализации его схемотехники на унифицированной элементнойбазе, имеющей ограничения по рабочемучастотному диапазону.