Преобразователь средней частоты в код

пц 66024 Союз ьоьетских Социалистических Республик)Н ОЗК 13/2Сл 06 Г 7/00 присоединением заявриоритет Государственный комитет 2 СССР о делам изобретен3) Опубликовано 30.04.79. Бюллетень1 53) У 1.317,681,088.8) н открытий а опубликования опи ия 30,04.7, ф. Бахмутский, Р, 3. Шептабань, В, И, Черепака и В. С. Якушев ециальное конструкторское бюро микроэлектроники в приборостроении(71) Заявитель 54) ПРЕОБРАЗОВАТЕЛЪ СРЕДНЕЙ ЧАСТОТЫ В Изобретение относится к области аналого-цифрового преобразования средней частоты и может быть использовано в технике преобразования низких и инфранизкихчастот с повышенной точностью и быстродействием.Известен преобразователь средней частоты в код, содержащий устройство измерения отклонения частоты путем формирования временных интервалов обратно пропорциональных известной и разностной частотам 11,Недостаток такого преобразователя частот - зависимость погрешности от величины рассогласования. 15Наиболее близким по технической сущности к данному изобретению являетсяпреобразователь средней частоты в код,содержащий формирователь основной последовательности импульсов и формирователь основного измерительного интервала,выходы которых через ключ соединены свходами счетного регистра старших разрядов выходного кода, генератор опорнойчастоты, выход которого подключен к пер вому входу формирователя дополнительных последовательностей импульсов и квходу формирователя основного измерительного интервала, источник опорного напряжения, счетные регистры, выходы кото рых подключены к входам управления преобразователей проводимости в напряжение постоянного тока, реализованных, например, на операционном усилителе с обратной связью через образцовый резистор, к входу которого подключен кодоуправляемый резистор и преобразователь напряжения в число-импульсный код, на выходе которого включен счетный регистр младших разрядов выходного кода 2.Недостатками такого преобразователя являются недостаточная точность и быстродействие.Цель изобретения - повышение точности и быстродействия преобразования.Указанная цель достигается тем, что в предлагаемый преобразователь средней частоты в код введены элемент антисовпадений, элемент равнозначности, счетчик- распределитель импульсов, коммутатор, сумматор напряжений, причем выходы формирователя основной последовательности импульсов и формирователя основного измерительного интервала через элемент антисовпадений соединены с входом счетчика-распределителя импульсов и первым входом элемента равнозначности, второй вход которого подключен к выходу формирователя основного измерительного интервала и первому входу3управления формирователя дополнительных последовательностей импульсов, второй вход управления и вход сброс которого соединены соответственно с выходами элемента равнозначности и ключа, а выход подключен ко входам счетных регистров через коммутатор, причем входы управления коммутатора соединены с выходами счетчика-распределителя импульсов, а выход источника опорного напряжения через последовательно соединенные преобразователи проводимости в напряжение постоянного тока подключен к одному из входов сумматора напряжений, другие входы которого соединены порознь с выходами отдельных преобразователей проводимости в напряжение постоянного тока, а выход сумматора напряжений подключен ко входу преобразователя напряжения в число-импульсный код.Кроме того, указанная цель достигается также и тем, что в преобразователе средней частоты в код формирователь дополнительных последовательностей импульсов содержит последовательно соединенные реверсивный счетчик, регистр памяти и блок сравнения кодов, соединенный с оперативным счетчиком, ключ и элемент равнозначности, причем первый вход реверсивного счетчика является входом сброс формирователя, а второй вход реверсивного счетчика соединен с выходом элемента равнозначности, являющегося выходом формирователя, первый вход элемента равнозначности является первым управляющим входом формирователя, а второй вход соединен с выходом блока сравнения кодов и входом сброс оперативного счетчика, первый вход которого является первым входом формирователя и подключен к первому входу ключа, а второй вход оперативного счетчика подключен к выходу ключа, второй вход которого является вторым управляющим входом формирователя и соединен со входом перепись регистра памяти.На чертеже показана функциональная электрическая схема преобразователя средней частоты в код.Преобразователь средней частоты в код содержит формирователь 1 основной последовательности импульсов (из периодов Т преобразуемой частоты ); формирователь 2 основного измерительного интервала Т (из опорной частоты 1 О); формирователь 3 дополнительных последовательностей импульсов М ". У, из периодов Т, Т,. преобразуемой частоты, следующих за Т; ключи 4-1, 4-2 (схемы совпадений); элемент 5 антисовпадений (НЕ-И); элементы равнозначности (ИЛИ) 6-1, 6-2, генератор 7 опорной частоты; реверсивный счет гик 8; регистр памяти 9; блок 10 сравнения кодов; оперативный счетчик 11; счетный регистр 12 старших разрядов выходного кода; счетчик-распределитель 13 импульсов, соотвст 5 1 О 15 20 25 зо 35 4 О 45 50 55 6 О 65 4ствующих периодам ТТ; коммутатор 14; дополнительные счетные регистры 15-1 - 15-к импульсных последовательностей Л 1У; источник 16 опорного напряжения У,; преобразователи 17-1 - 17-к проводимости в напряжение постоянного тока; кодоуправляемые резисторы (Я 1 - Я,) 18-1 - 18-к; образцовые резисторы (Ко) 19-1 - 19-к; операционные усилители 20-1 - 20-к; сумматор 21 напряжений; преобразователь 22 напряжения в число-импульсный код; счетный регистр 23 младших разрядов выходного кода.Преобразователь работает следующим образом.В первом такте преобразования формируется основная последовательность импульсов У - целое число периодов Т за измерительный интервал Т, накопленное в регистре 12, При этом каждым импульсом последовательности Л" сбрасывается накопленное в реверсивном счетчике 8 количество импульсов 1, Т Второй такт начинается с поступления заднего фронта Т. При этом снимается сброс счетчика 8 и происходит (через элемент равнозначности 6-2) его реверсирование; одновременно через элемент равнозначности 6-1 поступает команда на перепись кода, соответствующего первому остаточному временному интервалу 1 О= Т - Х;, Т:;, из реверсивного счетчика 8 в регистр памяти 9. Далее код 1, сравнивается с кодом, накапливаемым в оперативном счетчике 11, и в момент их равенства блок 10 сравнения кодов выдает импульс, сбрасывающий оперативный счетчик 11 и выполняющий (через элемент равнозначности 6-2) очередное реверсирование счетчика 8. Тем самым, в пределах первого периода Т, примыкающего к интервалу Т, через элемент равнозначности 6-2 и коммутатор 14 на вход первого дополнительного регистра 15-1 поступают импульсы, соответствующие количеству интервалов 1 О, укладывающихся в Т и в регистре 15-1 накапливается код Л 1, определяемый из условия Т, =УА+1 ь где 1 - второй остаточный временной интервал, выделенный по заднему фронту периода Т или переднему фронту периода Т, Соответствующий импульс поступает с выхода элемента антисовпадений 5 на вход счетчика-распределителя 13, переводя его из исходного состояния 1, в состояние 2, При этом управляющий сигнал появляется на втором входе коммутатора 14, и следовательно, выход формирователя 3 дополнительных импульсных последовательностей подключается к дополнительному регистру 15-2. Тот же импульс через элемент равнозначности 6-1 выдает команду на перепись из реверсивного счетчика 8 в регистр памяти 9 кода второго остатка Далее аналогично подсчитывается количество интервалов 1 укладывающихся вовтором 1 осле Тпериоде Т причем соотвстств,;ощпй число-пмпульснып код поступает на вход дополнительного регистра 15-2через элемент равнозначности 6-2; в моментокончания периода Т в дополнительном 5регистре 15-2 формируется код У, соответствующий числу интерваловукладывающихся в Т,.: Т =ХА+1, где г -третий остаточный временный шггервал.В течение Й следующих за Тпериодов вырабатываются коды М,Л, соответствуюцис последовательным итерациям:Т- Н,1,+, Т Лг+,Т,; = - М.1,( 1+ 1,. 15Отсюда ясно, что в предлагаемом преобразователе общее время преобразованиясоставляет Т=Т+кТ, тогда как в известных преобразователях при том же ко 20лпчестве итераций Й и десятичном представлении общее время преобразования составляет Т=ТИ+10 кТ, Фактический выигрыш в точности и быстродействии определяется сходимостью последовательныхитераций. Если принять (в пренсбрежениибыстрыми флуктуациями периодаТ,)Т Т, = =Т= Т то из приведенных выше соотношений пол 1, гим результат Й-го приближения средней частоты ),30, =/+ ь/. - /+где ЛУ, - код младших разрядов, выделя 35емый в регистре 23. Преобразование кодовМ 1Мв код ЛУ, выполняется следующим образом, Сопротивления кодоуправляемых резистров 18-1 - 18-к пропорциональным кодам У 1Усоответственно,а выходные напряжения преобразователей17-117-к, благодаря их последовательному соединению, обратно пропорциональны произведениям ЖХ:Л.,/р--- йУ Ц О 12 Ц Я 2 Ц-Ь, 1ф(1)к 1 кУ /)к 50111 2Кгде Х - коэффициент преобразования У;в Я;. При Ио -- 1 на выходе сумматора 21и, следовательно, на выходе преобразователя 22, выделяется сигнал, пропорциональный ЛЛк,Анализ приведенного итерационного алгоритма показывает, что он сходится как1/(к+2), где к - число итераций. В согоставлении со сходимостью известных итерационных способов и устройств, которая составляет (при десятичном представлении)10 ", ясно, что для получения сравнимойточности в предложенном устройстве необходимо использовать большее количество 65 6итераций. Например, в нониусном способе или способе умножения остаточных време;:ных интервалов для получения точности 10 в - требуется две итерации, а в предложенном варианте - три итерации (1/5 = = 1/120), соответственно для получения точности 10 вв известных устройствах необходимо выполнить три итерации, а в предложенном - четыре (1/б =1/720). Б связи с более медленной сходимостью выигрыш в быстродействии при сравнимой точности несколько уменьшается. Например, если минимальной измеряемой частоте (/) п 11 п соответствует максимальный период Т(Т,.) гпах, то выбирая Т=10 (Т,) гпах и принимая результирующую точность измерения (,)п 1 й 1 разной 10 -получим общее время преобразования для известных устройствТ=: 10(Т) гпах+20(Т,.) гпах=30(Т) гпах,а для предлагаемого устройства Т= =10(Т,) гпах+3(Т) п 1 ах=13(Т) гпах, Если (Т.,) гпах=1 с)ппп =1 Тц, то указанный выигрыш в быстродействии (13 с вместо 30 с) оказывается весьма существенным. При результирующей точности около 0,01% быстродействие предложенного и известных устройств составят (при тех же условиях) 14 с и 40 с соответственно.В приведенном примере требованиякточности определения ЛУневысоки (порядка 1%) и могут быть дополнительно снижены при увеличении Л, однако при этом уменьшается и выигрыш в быстродействии.Формула изобретения1. Преобразователь средней частоты в код, содержащий формирователь основной последовательности импульсов и формирователь основного измерительного интервала, выходы которых через ключ соединены с входом счетного регистра старших разрядов выходного кода, генератор опорной частоты, выход которого подключен к первому входу формирователя дополнительных последовательностей импульсов и к входу формирователя основного измерительного интервала, источник опорного напряжения, счетные регистры, выходы которых подключены к входам управления преобразователей проводимости в напряжение постоянного тока, реализованных, например, на операционном усилителе с обратной связью чсрсз образцовый резистор, к входу которого подключен кодоуправлясмый резистор, и преобразователь напряжения в число-импульсный код, на выходе которого включен счетный регистр младших разрядов выходного кода, отл ич а ющ и й с я тем, что, с целью повышения точбыстродействия, в него дополнитслио введены элементы антпсовпадений, элемент равнозначности, счетчик-распределитель импульсов, коммутатор, сумматор/ Изд,280 Подписное НПО Заказ 826Тираж 1059 Типография, пр. Сапунова,напряжений, причем выходы формирователя основной последовательности импульсов и формирователя основного измерительного интервала чсрез элемент антисовпаденпй соединены с входом счетчика-распределителя импульсов и первым входом элемента равнозначности, второй вход которого подключен к выходу формирователя основного измерительного интервала и первому входу управления формирователя дополнительных последовательностей импульсов, второй вход управления и вход сброс которого соединены соответственно с выходами элемента равнозначности и ключа, а выход подключен к входам счетных рсгистров через коммутатор, причем входы управления коммутатора соединены с выходамч счетчика-распределителя импульсов, а выход источника опорного напряжения через последовательно соединенные преобразователи проводимости в напряжение постоянного тока подключен к одному из входов сумматора напряжений, другие входы которого соединены порознь с выходами отдельных преобразователей проводимости в напряжение постоянного тока, а выход сумматора напряжений подключен к входу преобразователя напряжения в число-импульсный код,2. Преобразователь по п, 1, о т л и ч а ющ и й с я тем, что формирователь дополнительных последовательностей импульсов содержит последовательно соединенные реверсивный счетчик, регистр памяти и блок сравнения кодов, соединенный с оперативным счетчиком, ключ и элемент равнозначности, причем первый вход реверсивного счетчика является входом сброс формирователя, а второй вход реверсивного счетчика соединен с выходом элемента равно значности, являющегося выходом формирователя, первый вход элемента равнозначности является первым управляющим входом формирователя, а второй вход соединен с выходом блока сравнения кодов и 15 входом сброс оперативного счетчика,первый вход которого является первым входом формирователя и подключен к первому входу ключа, а второй вход оперативного счетчика подключен к выходу ключа, вто О рой вход которого является вторым управляющим входом формирователя и соединен со входом перепись регистра памяти. Источники информации,принятые во внимание при экспертизе251. Авторское свидетельство СССР392420, кл. 6 01 К 23/10, 1973.2. Щербаченко А. М. Устройство преобразования, Автометрия2, 1969,стр. 44,80 Преобразование низких и инфранизкихчастот во временной интервал.фло