Устройство для временного компандирования информации

Союз СоветскикСоциалистическиеРеспублик АВТОРСКОМУ СВИДВТЕЛЬСТ 61) Дополнительное к авт, сеид-ву(23) Приорите СССРе делан ваебрет Опубликовано 23, 05. 82. бюллетень Рй 19Дата опубликования описания 23, 05, 8271) Заяви ДЛЯ ВРЕМЕННОГО КОМПАНДИРОВА ИНФОРМАЦИИ 54) УСТРОЙСТ леме единен с вторым входом э И, и третий и четвертый первые входы которых яв одами сигнала огибающей Однако известное устрой ительное время компандир ожно.Цель ет соИЛИ элементыляются 11.тво ивания изобр компа време 10устроиства за счисла элементов.Поставленная цельчто в устройство дляпандирования информацпоследовательно соедизовой автоподстройкидатчик, первый делитеперебора адресов запимент И, элемент ИЛИ,первый регистр, управторого объединен с упвторого регистра, инфды которого соединеныщими выходами блока и достигаетсявременногоии, содержаненные блокчастоты, пе е ача оты,бло вый эле си, пе блок и ляющий мяти ивход ко" ля м входомные вхоетствуюнформаацио со Изобретение относится к радиотехнике .и может использоваться в спутниковых системах связи с много- станционным доступом и временным уплотнением МДВУ) сигналов земных станций.(ЗС) в стволе ретранслятора.Известно устройство для временного компандирования информации, содержащее последовательно соединенные блок фазовой автоподстройки частоты, передатчик, первый делитель частоты, блок перебора адресов записи, первый элемент И, элемент ИЛИ, блок памяти и первый регистр, управляющий вход которого объединен с управляющим входом второго регистра, информационные входы которого соединены с соответствующими выходами блока памяти, информационные входы которого соединены с соответствующими выходами третьего регистра, последовательно соединенные второй делитель частоты, блок перебора адресов считывания и второй элемент И, выход которого ения - сокращениеирования и упрощениечет уменьшения общегоционные входы которого соединены ссоответствующими выходами третьегорегистра, последовательно соединенные второй делитель частоты, блокперебора адресов считывания и второйэлемент И, выход которого соединенс вторым входом элемента ИЛИ, и третий и четвертый элементы И, первыевходы которых являются входами сигнала огибающей, введены блок задержки и третий делитель частоты, приэтом вход блока фаэовой автоподстройки частоты соединен с выходом блоказадержки, первый и второй входы которого являются входами соответственно сигнала огибающей и циклового сиг 1нала, первый и второй выходы переатчика соединены соответственно с уп-завляющим и информационным входамитретьего регистра, управляющий входпервого регистра соединен с выходомчетвертого элемента И, второй входкоторого, объединенный с первым входом второго делителя частоты является входом тактового сигнала, а первый и второй вцходц второго делителячастоты соединены соответственно совходом третьего делителя частоты, ис вторцм входом третьего, элемента И,выход которого соединен с вторым30входом второго. элемента И и с входомсчитывания блока памяти, вход записи которого соединен с выходом третьего делителя частоты и с вторым входом первого элемента И, а вторыеч 35входы первого и второго делителеичастоты, блока перебора адресов записи и блока перебора адресов считывания являются входами сигнала сброса.На чертеже дана структурная электат 0рическая схема предлагаемого устройства.ФУстройство для временного компандирования информации содержит блок1 фреевой автоподстройки 1 цастотв, передатчик 2, первый 3, второй 4 и ф 5третий 5 делители частоты блок 6 перебора адресов записи, блок 7 перебораадресов считывания, блок 8 памяти,первый 9, второй 10, третий 11 и четвертый 12 элементы,И, первый 13,50второй 14 и тре",ий 15 регистры, блок16 задержки, э,1 емент ИЛИУстройствг работает следующим об-,разом.На вхоу; блока 16 задержки поступают импуль.ы с цикловой частотой )ДВУ,а на управляющий вход, поступает огибающая информационного текста, Причем изменение огибающей пакета приводит к изменению величины задержкивыхода блока 16 задержки сигналформы "меандр" поступает на блок 1.фаза этого сигнала совпадает с фазойцикла накопления.Непрерцвный цифровой поток, поступая в третий регистр 15 делится наслова, которые в параллельном видеподаются на входы блока 8 памяти.Благодаря введению блока 16 задержки цикл накопления задержен относительно предыдущего цикла МДВУ, таким образом, что окончание цикла накопления совпадает по времени с окончанием информационного пакета, приэтом требуется минимальный объемблоков памяти, Действительно, уменьшение требуемого объема блоков памятидо минимально. необходимой величины,равной числу бита в пакете, достигается исключительно эа счет использования в качестве периода накопления(в компрессоре - это период записи,в экспандере - период. считывания) интервала времени между двумя соседними пакетами данной стадии и размещения в компрессоре) интервала считывания в конце периода накопления так,что к началу следующего цикла накопления оказываются свободнцми всеячейки памяти и готовыми к записиновой информации,Таким образом, использование предлагаемого устройства временного компандирования в каналообразующейаппаратуре системы спутниковой связипозволяет снизить долю блоков памятив объеме названного оборудования,Формула изобретенияУстройство для временного компандирования информации, содержащее последовательно соединенные блок фазовой автоподстройки частоты, передатчик, первый делитель частоты, блок перебора адресов записи, первый элемент И, элемент ИЛИ, блок памяти и первый регистр, управляющий вход которого объединен с управляющим входом второго регистра, информационные входы которого соединены с соответствующими выходами блока памяти, информационные входы которых соединены с соответствующими выходами третьего регистра, последовательно соединенные второй делитель частоты, блок9307 10 15 го РеиЮащж ИПИ Заказ 353 М/85 Тираж Ь 85 Подписное ППП "Патент", г. Ужгород, ул. Проектная,ил 5перебора адресов считывания и второиэлемент И, выход которого соединен с вторым входом элемента ИЛИ, и третий и четвертый элемент И, первые входы которых являются входами сигнала огибающей, о т л и ч а ю щ е ес я тем, что, с целью сокращения времени компандирования и упрощения устройства за счет уменьшения общего числа элементов,введены блок задержки и третий делитель частоть 1, при этом вход блока фазовой автоподстройки частоты соединен с выходом блока задержки, первый и второй входы которого являются входами соответственно сигнала огибающей и циклового сигнала, первый и второй выходы передатчика соединены соответственно с управляющим и информационным входами третьего регистра, управляющий вход первого регистра соединен с выходом четвертого элемента И, второй 14 6вход которого, объединенный с первым входом второго делителя частоты является входом тактового сигнала, а первый и второй выходы второго дели" теля частоты соединены соответственно с входом третьего делителя частоты и с вторым входом третьего элемен.та И, выход которого соединен с вторым входом второго элемента И и с .входом считывания блока памяти, вход записи которого соединен с выходом третьего делителя частоты и с вторым входом первого элемента И, а вторые входы первого и второго делителей частоты, блока перебора адресов считывания являются входами сигнала сброса. Источники информации,принятые во внимание при экспертизе 1. Патент США Н 3825899,кл. 340-172.5. 1974 (прототип).