Логический элемент матричной бис

) ЛОГИЦЕ ЛЕИЕНТ МАТРИЧНОЙ Б элементы, со" объединенными которых соеди мощ тел еэ техническо яется ло- БИС соеме сколэистох тра На чертеже пре пиальная электрич гаемого логическо ной БИС. авлена принциая схема предлаэлемента матричИзобретение относится к цифровотехнике и может Сыть использовано дпостроения логических элементов маричных БИС.Известны логическиедержащие транзисторы сэмиттерами, коллекторыиены с общей нагрузкой 3.Недостатком известного элементаявляется большая потребляемаяность и сложность из-за сравни ьного большого числа компонентов исвязей менцу икми.Наиболее близким йсущности к изобретению явлгический элемент матричнойдержащий транзисторную сборку, транзисторы которой включены по схобщим эмиттером и имеет общуюлекторную нагрузку, а также реры в базовых и эмиттерных цепяэисторов2 .Недостатком укаэанного элементаявляется его низкое быстродействие большого числа комФ и сложность из-эапонентов,Цель изобретения " увеличениебыстродействия и упрощение логичес"кого элемента.Поставленная цель достигается темчто в логический элемент матричнойБИС, содержащий транзисторную сборку,транзисторы которой включены по схе"ме с общим эмиттером и имеют общуюколлекторную нагрузку, введен многоэмиттерный транзистор, база которогоподключена к источнику фиксирующегонапряжения, эмиттеры соединены с ба"эами транзисторов транзисторной сборки и, по крайней мере, один из эмиттеров многоэмиттерного транзистораподключен к общей коллекторной нагрузке транзисторной сборки.Логический элемент матричной БИС содержит транзисторную сборку 1 с транзисторами 2, 3, 1 и 5, коллекторы которых подключены к общей коллекторной нагрузке 6, База многоэмит 4 терного транзистора 7 подключена к источнику 8 Фиксирующего напряжения. Эмиттеры многоэмиттерного транзистора 7 подсоединены к базам транзисторов 2, 3, 1 и 5 транзисторной сборки и один из эмиттеров (на чертеже,например, первый по счету) многоэмиттерного транзистора 7 подключен к общей коллекторной нагрузке 6. Другие эмиттеры многоэмиттерного транзистора 7 подсоединены аналогичным образом к другим логическим элементам матричной БИС.Транзисторная сборка 1 с транзисторами, включенными по схеме с общим эмиттером и подключенными своими коллекторами к общей коллекторной нагрузке 6, выполняет логическую операцию ИЛИ-НЕ ( положительная логика), если на базовые входы транзисторов 3, ч и 5 подать управляющие уровни логических сигналов. При этом проводящие транзисторы могут войти в режим неконтролируемого насыщенияДля получения высокого быстродействия необходимо не допускать входа транзисторов схемы в насыщение. Это достигается подключением эмиттеров многоэмиттерного транзис" тора 7 к базам транзисторов транзисторных сборок 1 , 1 1, 1 2, 1 логических элементов матричной БИС, а также подключением каждого из эмиттеров многоэмиттерного транзистора 7 к общей коллекторной нагрузке 6,61,62,6 транзисторных сборок соответственно каждого из логических элементов матричной БИС. Такое подключение эмиттеров многоэмиттерного транзистора к транзисторам транзисторных сборок позволяет застабилизировать коллекторные токи транзисторов элементов. Объясняется это тем, что например, транзистор 2 с подключенными к его базе базами транзисторов 5 . 1,других.1 .транзисторных сборок оСразуют схему "токового зеркала", в результате чего через эти транзисторы протекают коллекторные токи 1 к, пропорциональные коллекторному току 1 к 2 транзистора 2 (1 к =К фк 2) . Для нормального функционированиясхемы следует выбирать величину коэффициента пропорциональности К в пределах К=1,5-2,0.5 Требуемая величина коэффициентапропорциональности К обеспечиваетсяразработкой соответствующей топологии транзисторных структур интегральной схемы.10 Управляемые по базам транзисторыне входят в режим насщения, есливыполнить очевидное условиеоя ЭБ 7 абогде Е - Фиксирующее напряжение исопточника 8;ОЭВ 1- падение напряжения на эмиттерно-базовом переходе многоэмиттерного транзистораН - падение напряжения на эмит терно-базовом переходе транзистора 2. Верхнее и нижнее значение величины рабочего сигнала Ь Н фиксируется соответственно на уровне Н иЕ62оп НЭБ 1Требуемый перепад рабочего сигнала в системе элементов расчитывается из условиязф ЬЧ = Нэ+Нэи 1 ЕояПредлагаемый элемент способен работать с перепадами раСочих сигналовменее 0,2 В. Поэтому данный базовыйлогический элемент принципиально обладает большим быстродействием в срав.35нении с базовымй логическими элементами, выполненными на основе ЭСЛ схем(при одниковых переключаемых токах,параметрах транзисторных структур и4 Ют,п,). Данный элемент имеет такженизкое значение рассеиваемой мощности, которое обусловлено сравнительно низким допустимым значением величины напряжения источника питания(порядка 1,5 В),45Структурная простота данного элемента, в частности отсутствие многочисленных межкомпонентных связей ирезисторов позволяет существенно поднять интеграцию элементов на крисв талле матричной БИС.Данный логический элемент обладает больщим быстродействием, весьмапрост по структуре, имеет низкое значение рассеиваемой мощности, обладает высокой стабильностью и радиационной стойкостью, может работа 1 ьна низкоомную согласованную лини,легко согласуется с элементами 1 ила907804 5ТТЛ и И 2 П, обладает функциональнойгибкостью и технологичностью,Формула изобретения Логический элемент матричной БИС, содержащий транзисторную сборку, транзисторы которой включены по схеме с общим эмиттером и имеют общую коллекторную нагрузку, о т л и ч а ю. щ и й с я тем, что, с целью увеличения быстродействия и упрощения, в него введен многоэмиттерный транзистор, база которого подключена к ис"точнику фиксирующего напряжения,эмиттеры соединены с базами трамзисторов транзисторной сборки, и,5 по крайней мере, один из змиттеровмногоэмиттерного транзистора подключен к общей коллекторной нагрузкетранзисторной сборки.Источники информации,1 О принятые во внимание при экспертизе1, Е 1 есйгоп 1 с Оез 1 дп, 1978, У 25,р. 34-36.2. "Зарубежная электронная тех"ника", 1979, Ю 8, с. 30-33 1 прототип