Многовходовое суммирующее устройство

Союз СоветскнкСоциалистически кРесяубянк ОП ИСАНИ ИЗОБРЕТЕН И К АВТОРСКОМУ СВИДЕТЕЛЬСТ(61) Домолммтель (22)Заявлено 0 З ое к авт. саид-ву04.80(2) 296291/1 1)М. Вв, 606 Г 7/ с мрмсоедммеммем заявки М Ьбавуаеаей вв Еее ю змэю зебре в вмпмпаВ(688.8) 15.0 сами ата амублимова А.И Ьерезенко, Ф.Л. Гладыш, С Л.Н. Корягин, А,И. Репетак и Е 72) Ав(71) Заявите 4) МНОГОВХОДОВОЕ СУИИИР тРОйс 1 В Изобретение относится к вычислительной технике и может найти приме"нение в электронных вычислительныхмашинах и быстродействующих процессорах обработки данных, в частности впроцессорах БПФ.Известно устройство для суммирования М л-разрядных двоичных чисел,состоящее из и блоков, каждый из которых содержит е рядов одноразрядных.двоичных сумматоров, Выходы переноса; 1 Осумматоров рядов младших блоков соединены с одним из входов сумматоровпоследующих рядов старших блоков. Каж"дый блок содержит - 1"1 сумматоров Ц=1,2е) в четном (нечетнбм)Цй35 ряду 1 3.Недостатками устройства являютсяотсутствие возможности алгебраичес"кого суммирования чисел, представлен.ных дополнительным кодом, количествослагаемых К кратно 4. В противномслучае -р-1 - нецелое число, аГ- целое число. Наиболее близким по техническому решению к изобретению является многовходовое суммирующее устройство, содержащее полные одноразрядные сум-маторы, сгруппированные в линейки, причем выход суммы полного одноразрядного сумматора каждого разряда 1"й линейки"(1 1а, где е - количество линеек) подключен к соответствующему входу полного одноразрядного сумматора (1+1)-й линейки того же разряда, выходы суммы пол"ных одноразрядных сумматоров послед-ней линейки подключены квыходам устройства. Г 23 .Устройство обладает высоким быстро 1 действием, но не выполняет. алгебраического суммирования чисел, представленных дополнительным кодом, а также эФФективно только для одновременного суммирования слагаемых, количеСтво которых кратно. Для любого числа слагаемых, которые поступают на вход только первой линейки, использова"898 ч 22 Формула изобретения ние сумматоров во всем устройственеэффективно, так как при этом неиспользуются свободные входы сумматоров других линеек,Цель изобретения - расширение функциональных возможностей устройстваза счет выполнения алгебраическогосложения чисел, представленных в дополнительном коде, с минимальными затратами оборудования,1 ОПоставленная цель достигается тем,что в устройство введены Й управляемых блоков инверсии, информационныевходы каждого из которых подключенык входам соответствующего операндаустройства, а управляющие входы - совходами управления устройства, входыпереноса устройства соединены соответ,ственно со входами переноса полныходноразрядных сумматоров младшегоразряда, разрядные выходы ЗК управляемых блоков инверсии (где К=3 ч;1.)подключены к информационным входамполных одноразрядных сумматоров первой линейки, разрядные выходы остальных управляемых блоков инверсии соединены со входами полных одноразрядных сумматоров второй линейки, выходыпереносов полных одноразрядных суммагоров 1-ого разряда -й линейки (1=,=. 0,1п) подключены к одному извходов полных одноразрядных сумматоров (1+1)-ого разряда (+1)"й линейки, выход переноса каждого полногоодноразрядного сумматора последнейлинейки соединен со входом переноса .зполного одноразрядного сумматора соседнего старшего разряда той же ли"нейки, выходы переноса полных одноразрядных сумматоров старшего разрядалинеек подключены. к соответствующим 4 овыходам переноса устройства.В результате введения й управляемых блоков инверсии, а также использования входов полных одноразрядныхсумматоров первых и вторых линеек для 4подачи на них операндов получена возможность алгебраического суммированиялюбого числа слагаемых с минимальными затратами оборудования.Для дополнительного расширенияфункциональных возможностей устройства в него могут быть введены элементы памяти, позволяющие использо"вать устройство в качестве вычислительной ступени конвейерной системь 1.На чертеже приведена схема четырехаходового и-разрядного суммирующего устройства. 4Каждый разряд устройства разделенна линейки 1-ч (показаны штриховымилиниями). На информационные входыа 3 Б, с, д (где )=0,1п),поступают цифры и разрядов четырехслагаемых, которые передаются в управляемые блоки инверсии 5. В состав каждой линейки входят полные одноразряд"ные сумматоры б. Результат сложениячисел 5 , , 5 50 образуется на выходах суммы элементов памяти 7, Входы 8-11 полных одноразрядных сумматоров б - входы переносов. Вход12 - вход считывания результата. Выход 13 - выход суммы элементов памяти 7, выходы 14" 17 - выходы переносов.Входы 18-21 - входы управления устройства.Устройство работает следующим образом.На информационные входы поступаютразряды чисел слагаемых одновременно,при этом слагаемые могут быть выражены как прямым, так и дополнительнымкодом. Знаки операций при алгебраическом сложении чисел поступают на входы18-21, При этом в управляемых блокахинверсии выполняется преобразованиекодов слагаемых а обратный код. Дляполучения дополнительного кода слагаемых сигналы, поступающие на входы18-21, одновременно подаются на соответствующие входы 8-11, После окон"чания переходного процесса в устройстве результат сигналом, поступающимна вход считывания 12, записываетсяв элементы памяти 7, образуя на вхо"дах,13 сумму 5 5 5 о, С цельюувеличения быстродействия последняялинейка сумматоров 6 может ыть выполнена на сумматорах с одновремен .ным переносом,Таким образом, многовходоаое суммирующее устройство обладает расширенными функциональными возможностя"ми при сложении чисел с минимальнымизатратами оборудования и имеет высокий уровень модульности структуры,что ориентирует на реализацию этогоустройства в виде БИС. Иноговходовое суммирующее. устрой- ство, содержащее полные одноразрядные сумматоры, сгруппированные в линейки, причем выход суммы полного одноразрядного сумматора каждого раз5 898422 бряда 1"й линейки (1=1щ, где е - рядных сумматоров первой линейки, разколичество линеек) подключен к сост- рядные выходы остальных управляемых ветствующему входу полного однораз- блоков инверсии соединены со входами рядного сумматора (+1)-й линейки то- полных одноразрядных сумматоров втого же разряда, выходы суммы полныхрой линейки, выходы переносов полодноразрядных сумматоров последней ных одноразрядных сумматоров 1-ого линейки подключены к выходам устрой- разряда 1-й линейки0,1п) ства, о т л и ч а ю щ е е с я тем, подключены к одному иэ входов полных что, с целью расширения функциональ- одноразрядных сумматоров (+1)-ого, ных возможностей за счет выполнения ф разряда (1+1)-ой линейки, выход пере- алгебраического сложения чисел, пред- носа каждого полного одноразрядного ставленных в дополнительном коде, с сумматора последней линейки соединен минимальными затратами .оборудования, : со входом переноса полного одноразрядв устройство введены Й управляемых ного сумматора соседнего стараего разблоков инверсии (где Й - число слагае" о ряда той же линейки, выходы переноса мых), информационные входы каждого из полных одноразрядных сумматоров стар- которых подключены ко входам соответ- щего разряда линеек подключены к соот," ствуецего операнда устройства, а уп- ветствуоцим выходам переноса устрой равляющие входы -. со входами управ- ства.ления устройства, входы переноса уст ф Источники информации,ройства соединены соответственно со принятые во внимание при экспертизе входами переноса полных одноразряд. Авторское свидетельство СССР ных сумматоров младшего разряда, раэ- У 484518, кл. 6 06 Г,7/38, 1975.рядиые выходы ЗК управляемых блоков 2. Авторское свидетельство СССР инверсии (где К=Э 1 ) подключены к ь я 455341, кл. 6 Об Г 7/50 1974 (про" йнщрмационным входам полных бднораэ- . тотип)