Делитель частоты следования импульсов

ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советски нСовкапнстическкнРеспублик(23) Приоритет Опубликовано 30,11.81. Бюллетень М 44 ао делам нзебретеннй и втнрцтийДата опубликования описания 30 11,81 3В, Ф. Мочалов В, Л, Лысенко и Е. Я, КолесниковГ(54) ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ 1Изобретение относится к автоматикеи вычислительной технике и может бытьиспользовано в устройствах, . где необходимо деление частоты импульсов на15 и на 7,5,По основному авт, св, Хе 818022известно устройство, содержащее четыре разряда, каждый из которых включаетв себя элемент И-НЕ, триггер памяти икоммутационный триггер, вход которогоподключен ко входной шине, причем вкаждом из первых трех разрядов единичный выход триггера памяти соединен сединичным входом коммутационного триггера, единичный выход которого соединен с первым входом элемента И НЕ,а нулевой выход - с единичным входомтриггера памяти данного разряда, с нулевыми входами коммутационных триггеров и триггеров памяти предыдущих разрядов и со вторым входом элемента И-НЕпредыдущего разряда, выход элементаИ-НЕ первого разряда соединен с нулевым входом коммутационного триггера 2второго разряда, выход элемента И-НЕ второго разряда соединен с единичным и нулевым входами коммутационного триггера третьего разряда, выход элемента И-НЕ третьего разряда соединен с единичным входом коммутационного триггера четвертого разряда, единичный выход; которого соединен с единичным входомтриггера памяти этого же разряда, с нулевыми входами коммутационных триггеров и триггеров памяти предыдуших разрядов и вторым входом элемента И-НЕ третьего разряда, нулевой выход коммутационного триггера четвертого разряда соединен с нулевыми входами триггеров 5памяти и коммутационных триггеров пре- дыдущих разрядов, первый и второй входы элемента И-НЕ четвертого разряда соединены с нулевыми выходами триггера памяти и коммутационного триггера 20данного разряда, нулевые входы коммутационного триггера четвертого разряда соединены с выходами элементов И-НЕ третьего и. четвертого разрядов, еди886248 1 О 15 26 25 ЗО 35 4 О 45 50 55 ничный вход - с нулевым входом коммутационного триггера третьего разряда, и с выходом элемента И-НЕ первого раз ряда, а единичный выход - с четвертым входом элемента И-НЕ первого разряда, при этом нулевые выходы коммутационных триггеров третьего и четвертого разрядов соединены с третьими входами элементов И-НЕ соответственно первого и третьего разрядов 11Недостаток известного устройства- ограниченные функциональные возможности, не позволяющие осуществлять деление частоты следования импульсов на 7 5 вЦель изобретения - расширение функциональных возможностей, за счет получения коэффициента деления, равного 7,5.Эта цель достигается темчто в делитель частоты следования импульсов, содержащий четыре разряда, каждый из которых включает в себя элемент И-НЕ, триггер памяти и коммутационный триггер, вход которого подключен ко входной шине, причем в каждом из первых трех разрядов единичный выход триггера памяти соединен с единичным входом коммутационного триггера, единичный выход которого соединен с первым входом элемента И-НЕ, а нулевой выход - с единичным входом триггера памяти д 4 нного разряда, с нулевыми входами коммутационных триггеров памяти предыдущих .разрядов и со вторым входом элемента И-НЕ предыдущего разряда, выход элемента И-НЕ первого разряда соединен с нулевым входом коммутационного триггера второго ращяда, выход элемента И-НЕ второго разряда соединен с единичным и нулевым входами коммутационного тригге- ра; третьего разряда, выход элемента И-НЕ третьего разряда соединен с единичным входом коммутационного триггера четвертого разряда, единичный выход которого соединен с единичным входом тра- гера памяти этого же разряда, с нулевыми входами коммутационных триггеров и триггеров памяти предыдущих разрядов и вторым входом элемента И-НЕ третьего разряда, нулевой выход коммутационного триггера четвертого разряда соединен с нулевыми входами триггеров памяти и коммутационных триггеров предыдущих разрядов, а первый и второй входы элемента И-НЕ четвертого разряда соедине ны с нулевыми выходами триггера памяти и коммутационного триггера данного разряда, нулевые входы коммутационного триггера четвертого разряда соединены Ф,с выходами элементов И-НЕ третьего и четвертого разрядов, единичный входс нулевым входом коммутационного тритгера третьего разряда, и с выходом элемента И-НЕ первого разряда, а единичный выход - с четвертым входом элемента И-НЕ первого разряда, при этом нулевые выходы коммутационных триггеровтретьего и четвертого разрядов соединены с третьими входами элементов И-НЕсоответственно первого и третьего разрядов, введены дополнительные элементыИ-НЕ, первый, второй и третий входыпервого из которых соединены соответственно с вьасодом элемента И-НЕ первого разряда и с единичным выходомтриггера памяти третьего разряда, авьссод - с первым входом второго дополнительного элемента И-НЕ, второй входкоторого соединен с нулевым выходомкоммутационного триггера четвертогоразряда,На чертеже представлена структурнаясхема. устройства.Устройство содержит входную шину 1,четыре счетных разряда, каждый иэ которых содержит элемент И-НЕ 2- 5, коммутационный триггер и триггер памяти.Коммутационные триггеры выполнены наэлементах И-НЕ 6 - 13, а триггеры памяти выполнены на элементах И-НЕ14-21. Входной сигнал поступает навходную шину 1. Принцип работы делителя заключается в следующем.В исходном состоянии все триггеры памяти находятся в нулевом состоянии, а выходной сигнал, поступающий по шине 1, отсутствует и равен логическому нулю, В этом случае на вьасодах элементов И-НЕ 2-5, 15, 17, 19, 21 сигнал равен логическому "0", а на выходах остальных элементов И-НЕ -. логической "1 ф, Поэтому с приходом первого счетного импульса на шину 1 срабатывает только элемент 12, устанавливая триггер памяти первого разряда в состояние логической единицы. В паузе после первого счетного импульса на выходе элемента И-НЕ 5 появляется логическая единица с приходом второго счетного им пульса срабатывает элемент И-НЕ 10, устанавливая триггер памяти второго раз ряда в состояние логической единицы, а триггер памяти первого разряда - в состояние логического нуля. Наличие свя-. зи с выхода элемента И-НЕ 10 на входы элементов И-НЕ 5, 12 препятству886248 например, с выходов элементов И-НЕ 6,15,Введенке двух дополнительных элементов И-НЕ обеспечивает расширение функЬ циональных возможностей известного делителя частоты следования импульсов на15, позволяя одновременно осуществлятьделение частоты следования импульсог.на 7,5.1 Ф Делитель частоты следования импуль 1 Ь сов по авт. св. Ко 818022, о т л и ч аю ш и й с я тем, что, с целью расширения функциональных возможностей, засчет получения коэффициента деления,равного 7,5, в него введены сравниЗр тельные элементы И-НЕ, второй и третий входы первого из которых соединены соответственно с выходом элементаИ-НЕ первого разряда, с выходом элемента И-НЕ третьего разряда и с еди 1 ничным выходом триггера памяти третьего разряда, а выход - с первым вхо-дом второго дополнительного элементаИ-НЕ, второй вход которого соединен снулевым выходом коммутационного тригЬ 11 гера четвертого разряда,Источники информации,принятые во внимание при экспертизе 1, Авторское свидетельство СССР ЬЬ Ь 818022, 25.03,791 Подписное аказ 10570/83 Т НИИПИ филиал ППП "Патент", г, Ужгоро 5ет неправильной работе делителя 6, сприходом третьего счетного импульса снова срабатывает элемент И-НЕ 12 итриггер памяти первого разряда устанавливается в состояние логической единицы и т.д. Прк этом наблюдается следующая последовательность состояний триг. геров памяти делителя:0,0000; 10001, 2,0010, 3,0011,4 0100 в 5 е 0101 ф бф 0110 ф 7 е 0111 ю8.1000, 9,1001, 10,1010, 11,1011,12,1100, 13,1101, 14,1110, 15,0000,Видно, что в паузе после седьмо 1 осчетного импульса на выходах элементовИ-НЕ 3, 5, 17 будут сигналы, равныелогической единице. Поэтому на выходеэлемента И-НЕ 23 также будет сигнал,равный логической единице, Восьмой счетный импульс вызывает срабатывание элемента 7, в результате чего триггеры памяти установятся в состояние 1000, г на выходе элемента 23 прекратится формирование положительного имяульса, С пруходом пятнадцатого счетного импульса срабатывает элемент И-НЕ 6, устанавливая триггера памяти в состояние логического нуля и логическую единицу,на выходе элемента И-НЕ 23, В паузе после пятнадцатого импульса схема установится в исходное состояние, Та. ким образом, на пятнадцать счетных импульсов на выходе элемента И-НЕ 23 появляется два импульса, т, е. осуществляется деление на 7,5, При этом коэффициент деления 15 может быть получен,формула изобретения