Генератор псевдослучайных последовательностей

О П И С А Н И Е)871313ИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Свез СоветскихСоциалистическихРеспублик(22)Заявлено 12,10,79 (2) 2826895/18 21 (5)Щ, КЛ,Н 03 К 3/84 с присоединением заявки,% ЪаударстеенвХ кюинтет СССР аф делзи изобретенХоткрытДата опубликования описания 10, 10,81 В. Г. Ланских, В, В, Сумин и В. В, Кщеев":-.ф1(72) Авторы изобретения Кировский политехнический институт(54) ГЕНЕРАТОР ПВСЕВДОСЛУЧАЙ НИХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ, Изобретение относится к импульснойтехнике, может быть использовано в кодирующих устройствах линий связи, гдетребуется высокая:криптографическая стойкость сообщений.Известно устройство Г 1 3, содержащеекоммутатор, блок сумматоров по модулюдва, регистр - преобразователь,. входнойрегистр, генератор тактовых импульсов,генератор пачки импульсов, блок сравнения кодов, генератор одиночного импуль 10са, счетчик числа наложений и блок ре-гистрации наложений.Недостатком данного устройства является отсутствие равимерности распределе15ния псевдослучайных чисел на выходе, чтоявляется необходимым условием высокойкриптографической стойкости,Известно устройство Г 23, содержащеегенератор тактовых импульсов, запоминающее устройство, информационныевходй, которого подключены к выходам регтестрасдвига с сумматором по модулю две вцепи обратной связи, адресные входы через селектор адресов соединены с управляющим генератором и вторым регистроМ сдвига с сумматором по модулю два в цепи обратной связи, соединенным с выходом третьего регистра сдвига; управляющий генератор соединен через генератор тактовых импульсов со сходом первого регистра сдвига.Недостатком данного устройства является низкое быстродейс гвие при необхо димости получения на его выходе тт - разрядных двоичных чисел, Увеличение быстродействия за счет одновременного считывания из ОЗУ по и адресам приведет к потере криптографической стойкости, поскольку в атом случае количество различныхпсевдослучайных двоичных чисел на выходе генератора будет ограничено объемом ОЗУ.Белью настоящего изобретения является повышение быстродействия генератора.Поставленная цель достигается тем, что в генератор ттсевдослучайных последовательностей, содержащий генератор такто8713 45 вых импульсов, выход которого соединен со входом блока управления, первый выход которого подключен к управляющему входу селектора адресов, первая группа входов которого соединена с выходами первого регистра сдвига с сумматором по модулю два в цепи обратной связи, запоминающее устройство, информационные входы которого соединены с выходами второго регистра сдвига с сумматором по модулю два в цепи обратной связи, а адресные входы соединены с первой группой выходов селектора адресов, третий регистр сдвига с сумматором по модулю два в цепи обратной связи, в него дополнительно введены запоминающее устройст во и тт - разрядный сумматор по модулюдва, входы которого соединены с выходами йапоминающих устройств, причем ицформационные и адресные входы дополни 20тельного запоминающего устройства подключены соответственно к выходам второго регистра сдвига с сумматором помодулю два в цепи обратной связи и ковторой группе ьыходов селектора адресов,ф 25вторая группа входов которого через третий регистр сдвига с сумматорами по модулю два в цепи обратной связи соединена со вторым выходом блока управления,третий. и четвертый выходы которого соотзоветственно подключены ко входам йервогои второго регистров сдвига с сумматоромпо модулю два в цепи обратной связи.На чертеже приведена функциональнаясхема генератора.Генератор псевдослучайных последовательностей содержит генератор 1 тактовыхимпульсов, блок 2 управления, регистры3-5 сдвига с сумматором по модулю двав цепи обратной связи, селектор 6 адресов, запоминающее устройство .7, 8, л - 4 Оразрядный сумматор О по модулю два.Регистры 3-5 обеспечивают получениемаксимально длинной М -последовательности.Работает генератор следующим образом.В исходном состоянии в регистры 3-5 занесены ключевые слова. Работа генератора начинается с режима записи. Под действием тактовых импульсов генератора 1, проходящих через блок 2 управления на входы сдвига регистров 3 и 4, в каждом такте работ происходит изменение содержимого регистра 3, которое записывается по адресу, соответствующему 55 состоянию регистра 4, в запоминающее устройство 7. Ио заполнения всех адресов запоминающего устройства адресные 134входы запоминающего устройства: 8 закрыты с помощью селектора 6 адресов сигналом с блока 2 управления, и запись в запоминающез устройство 8 не происходит.По заполнении всех адресов запоминающего устройства 7 блок 2 управления режимами с помощью селектора 6 адресов запрещает запись в запоминающее устройство 7 и разрешает запись в запоминающее устройство 8 по адресам, поступающим через селектор 6 адресов с регистра 5 сдвига, По заполнении всех адресов запоминающего устройства 8 блок 2 управ. ления режимами переводит генератор в режим считывания, В этом режиме в каждом такте работы из запоминающих устройств 7 и 8 считываются одновременно два Н -разрядных числа, которые складываются по модулю 2 на сумматоре 9. Ка выходах сумматора 9 в,каждом такте считывания формируется и - разрядное псевдослучайное двоичное число.Таким образом, описанный генератор обладает повышенным быстродействием без снижения его криптографической стойкости.формула изобретенияГенератор псевдослучайных последовательностей, содержащий генератор тактовых импульсов, выход которого соединен со входом блока управления, первый выход которого подключен к управляющему входу селектора адреса, первая группа входов которого соединена с выходами первого регистра сдвига с сумматором по модулю два в цепи обратной связи, запоминающее устройство, информационные входы которого соединены с выходами второго регистра сдвига с сумматором по модулю два в цепи обратной связи, а адресные входы соединены с первой группой выходов селектора адресов, третий регистр сдвига с сумматором по модулю два в цепи обратнойсвязи, о тличающийся тем, что, с целью повышения быстродействия, в него дополнительно введены запоминаю-. щее устройство и и - разрядный сумматор по модулю два, входы которого соединены с выходами запоминающих устройств, причем ивформационные и адресные входы дополнительного запоминающего устройства подключены соответственно к выходам второго регистра сдвига с сумматором по модулю два в цепи обратной связи и коираж 991 Подписноеударственного комитета СССРам иэобретений и открытийосква, Ж, Раушская наб., д. 4/5/29 ВНИИПИ Гос по дел 113035, М. Проектн Патент,филиал второй группе выходов селектора адресов, вторая группа входов которого через третий регистр сдвига с сумматором по модулю два в цепи обратной связи соединена с вторым выходом блока управления, третий и четвертый выходы которого соответственно подключены ко входам первого и второго регистров сдвига с сумматором 1313 6 по модулю два в цепи обратной связи. Источники информанни,принятые во внимание при экспертиэе 5 1, Авторское свидетельство СССР437062, кл. Я 06 Г 1/02, 1972. 2, "Электроника"11073, с. 66