Устройство синхронизации

Союз СоветсиниСоциалистнчесиниРеспублик ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и 866770(22)Заявлено 26.12.79 (21) 2863718/18-09с присоединением заявки туев(51)М. Кл, Н 041, 7/02 3 Ъаударстмииый комитет ССЕР аа демам изобретений и открытий(72) Авторы изобретения Е. А. Ефимов и А. Я. Титов явите ТРОИСТВО СИНХРОНИЗАБ отехникеска и синлюч входу соглаторого черездетектор и к трет м выхо 5 емподключен ивной памятисчетчика аде- остачерт предсхем влена структур едложенного м содержитктор 2,ализа, блок6 адреса изации 1, де 15 тч ве- етчи я вхождением в 8 тактовых имп м о Изобретение относится к ради й может использоваться для пои хронизации сложных сигналов. Известно устройство синхронизации держащее согласованный фильтр, детек пороговый блок и блок управления вхо нием в синхронизм, а также цоследова льно соединенные генератор тактовых пульсов и делитель 11,Однако известное устройство требу затраты значительного времени вхожд ния в синхрониэм и не обеспечивает д точной точности обнаружения сигнала,Цель изобретения - сокращение вр вхождения в синхронизм и повышение ности обнаружения сигнала. Для достижения поставленной цели известное устройство синхронизации в дены последовательно соединенные сч адреса фазы, блок оперативной памяти блок анализа первый и второй выходь торого подключены соответственно к рому входу блока оперативной памяти входу блока управления вхождением в2 хронизм, выход которого поГ рому входу блока анализа и сованного фильтра, выход к последовательно соединеннь пороговый блок подключены входу блока анализа, при э нератора тактовых импульс третьему входу блока опера а выход делителя - к входу реса фазы.;электрическая с а прройства.Устройство синхронсогласованный рильтрпороговый блок 3, блок5 оперативной памяти,фазы, блок 7 управленсинхронизм, генераторсов и делитель 9. Устройство работает следНа вход порогового блока 3 поступает напряжение с выхода согласованного фильтра 1 через детектор 2.Блок 4 производит, суммирование части пересечений и вычитание числа непересечений напряжения с выхода детектора 2 периодически повторяющихся элементарных интервалов.В течение первого периода поиска фазы входного сигнала блок 4 устанавлива- О ется в начальное состояние, которое заносится по всем адресам в блок 5, И последующие периоды поиска фазы входного сигнала иэ блока 5 по импульсам от генератора 8 выбирается предыдущее зна чение анализа, записывается в блок 4 производится анализ и результат по тому же адресу заносится в ОЗУ блока 4, так как на счетчик 6 поступают импульсы через делитель 9. Блок 7 анализирует состояние реверсивного счетчика блока 4 и в случае достижения верхней границы вероятности выдает сигнал обнаружения,т.е. в данный момент фаза входного и опор. ного сигналов совпадают. 25Если та передающая станина, с которой, возможна связь по приему, не работает, т,е. не передается информационный сложный сигнал иэ ансамбля входных сигналов, то на вход порогового блока 8 по О .тупает модуль огибающей функции взаимной корреляции опорного сигнала и шума. Таким образом, во всех элементарных интервалах происходит превышение порогового значения с вероятностью Ч, . Б слу 35 чае достижения нижней границы в 1 -ом элементарном интервале анализ в нем прекращается и производится рециркуляция кода, соответствующего нижней границе, При достижении нижней границы во всех элементарных интервалах блок 7 устанащ.ивает блок 4 в исходное состояние и выдает сигнал перестройки согласован 70 4ного фильтра 1, после чего повторяется весь цикл поиска.Метод последовательного анализа одновременно во всех элементарных интервалах, примененный в устройстве для поиска основного корреляционного лика, повышает помехоустойчивость устройства по входу. Таким образом, применение предлагаемого изобретения в приемнике приводит к возможности понижения необходимой излучаемой мощности передатчика.Формула изобретенияУстройство синхронизации, содержащее согласованный фильтр, детектор,пороговый блок и блок. управления вхождениемв синхронизм, а также последовательносоединенные генератор тактовых импульсови делитель, о т л и ч а ю ш е е с я тем,что, с целью сокращения времени вхождения в синхронизм и повышения точностиобнаружения сигнала, введены последовательно соединенные счетчик адреса фазы,блок оперативной памяти и блок анализа,первый и второй выходы которого подключены соответственно к второму входу блока оперативной памяти и входу блока управления вхождением в синхрониэм, выходкоторого подключен к второму входу блокаанализа и входу согласованного фильтра,выход которого через последовательно соединенные детектор и пороговый блок подключены к третьему входу блока анализа,при этом выход генератора тактовых импульсов подключен к третьему входу блока оперативной памяти, а выход делителяподключен к входу счетчика адреса фазы.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРо 464981, кл. Н 04 Ь 7/02, 1974Составитель Е. ЛюбимоваРедактор О. Половка Техред А. Ач Корректор М. ШарошиЗаказ 8103/82 Тираж 701 ПодписноеВНИИПИ Государственного комитета СССРпс делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5филиал ППП "Патент", г. Ужгород, ул. Проектная, 4