Аналоговый интегратор

Союз Советскнх Соцналнстнческнх Реслублнк(22) Заявлено 261179 (21) 2845722/18-24 (51) М с присоединением заявки Йо(23) Приоритет 6 06 С 7/18 Государственный комитет СССР по делам изобретений и открытий(54 ) АНАЛОГОВЫЙ ИНТЕГРАТОР Изобретение относится к аналоговой вычислительной технике и может быть использовано в аналоговых моделирующих устройствах,а также в электронных устройствах различного назначения.Известны аналоговые интеграторы, содержащие входной масштабный резистор, электронный ключ и усилитель, инвертирующий вход которого через накопительный элемент (конденсатор) связан с выходом устройства 1 и 2),Недостатком данных устройств является погрешность интегрирования, обусловленная остаточным сопротивлением ключа в замкнутом состоянии, это сопротивление не может быть учтено при калибровке, так как является нелинейной функцией входного тока интегратора и температуры.Наиболее близким по технической сущности к предлагаемому является аналоговый интегратор, в котором температурная составляющая данной погрешности частично устранена вспомогательной входной цепью отвода тока, содержащей транзистор, характеристика которого идентична характеристике ключа на входе интегратора, за счет этого удается снизить влияние изменений сопротивления ключа от изменений темцературы и, следовательно, уменьшить погрешность интегрирования 31.Одн ко через ключевой и компенсирующий .транзисторы протекают разные токи, то вследствие неидентичности их характеристик компенсация возможна лишь в узком температурном диапазоне, В данном устройстве не устраняется другая составляющая погрешности, обусловленная зависимостью сопротивления ключа от входного сигнала интегратора.Цель изобретения - повышение точности интегрирования.Поставленная цель достигается тем, что в аналоговый интегратор, содержащий операционный усилитель, накопительный элемент, масштабный резистор и ключ, причем инвертирующий вход операционного усилителя через последовательно включенные масштабный резистор н ключ связан со входом аналогового интегратора, а выход операционного усилителя соединен с выходом аналогового интегратора и первым выводом накопительного элемента, дополнительно введены два ключа, причем второй вывод наколи- тельного элемента через первый дополнительный ключ связан с инвертируюшимвходом операционного усилителя, а через нторой дополнительный ключ с общим выводом основного ключа и масштабного резистора, а входы управления основного и второго дополнительного ключей объединены и подключены к первому управляющему входу аналогового интегратора.Кроме того, аналоговый интегратор содержит третий дополнительный ключ, причем общий вывод основного ключа и масштабного резистора через третий дополнительный ключ связан с шиной нулевого потенциала, а выходы управления первого и третьего дополнительных ключей объединены и подключены к второму управляющему входу аналогового интегратора.На фиг, 1 дана структурная схема предлагаемого устройства, на фиг.2 вариант ныполнения устройства, отличающийся большей точностью н режиме съема и хранения информации.Аналоговый интегратор содержит операционный усилитель 1,.накопительный элемент 2, масштабный резистор 3, ключ 4, первый и второй дополнительные ключи 5 и б соответственно, третий дополнительный ключ 7 (фиг. 2).Аналоговый интегратор работает сл дующим образом.В режиме интегрирования входного напряжения Е (с) замыкаются ключи 4 и 6, а ключ 5 размыкается. При этом вследствие того, что падение напряжения на ключе 4 ничтожно мало (обусловлено только малым входным током усилителя 1). потенциалы общих выводов резисторов 3 и ключей 4 и б и инвертирующего входа усилителя практически равны и близки к нулю. Поэтому ток через масштабный резистор и накопительный элемент 2 Д= =)Я , где В - сопротивление резистора 3 не зависит от сопротивлений ключей и определяется лишь входным напряжением, при этом напряжение на выходе усилителя 1 при нулевых начальных условиях Ц = - г 3 (1)+ Ос (с) где г - сопротивление ключа б в6открытом состоянии, а Ос(с)-с3 (й)дс, где О - напряжение на элементе 2, С - его емкость. В ре жиме съема и хранения информации состояния ключей меняются на против оположные (ключи 4 и 6 размыкаются,3 а ключ 5 замыкается), резистор отключается от инвертирующего входа усилителя 1 и элемента 2, а отрицательная обратная связь замыкается через открытый ключ 5. При этом поскольку падение напряжения на ключе 5 ничтожно мало (обусловлено только малым входным током усилителя 1 то выходное напряжение аналогового интегратораЕ (с) д 1 где Т - длительность интервала интегрирования, определяется напряжениемна накопительном элементе 2 и независит от остаточных сопротивленийключей.В аналоговом интеграторе (фиг. 2)в режиме съема и хранения информацииключ 7 замыкается и потенциал общихвыводов масштабного резистора 3 иключей 4 и б оказывается близким кнулевому, но так как потенциал входаусилителя 1 также близок к нулю, ападение напряжения на ключе 5 ничтожно мало (обусловлено только входнымтоком усилителя 1), то устраняетсяпаразитный ток утечки из входной цепиинтегратора через разомкнутые ключи4 и б, и, следовательно, повышаетсяточность аналогового интегратора.Таким образом, предлагаемое устройство позволяет повысить точность20 интегрирования аналоговых сигналов,по сравнению .с известными.Формула изобретения1. Аналоговый интегратор, содержащий операционный усилитель, накопительный элемент, масштабный резистор,ключ, причем инвертирующий вход операционного усилителя через последовательно включенные ключ и масштабныйе- резистор связан со входом аналогового интегратора, а ныход операционногоусилителя соединен с выходом аналогового интегратора и первым выводомнакопительного элемента, о т л и ч аю щ и й с я тем, что, с целью повышения точности интегрирования, в негодополнительно введены два ключа, причем второй вывод накопительного элемента через первый дополнительныйключ связан с инвертирующим входомоперационного усилителя, а через вто 40 рой дополнительный ключ - с общим выводом основного ключа и масштабногорезистора, а входы управления основного и второго дополнительного ключейобъединены и подключены к первомуупРавляющему входу аналогового интегратора.2. Интегратор по п.1, о т л ич а ю щ и й с ятем, что он содержит третий дополнительный ключ,при 50чем общий вывод основного ключа имасштабного резистора через третий дополнительный ключ связан с шинойнулевого потенциала, а выходы управления первого и третьего дополнительных ключей объединены и подключенык второму управляющему входу аналогового интегратора,Источники информации,принятые во внимание при экспертизе1, Шило В.П. Линейные интегральные60 схемы в радиоэлектронной аппаратуре,М 1974, с, 261.2. Заявка Японии М 52-13702,кл. 97(8) В 2, опублик. 1977.3, Заявка Японии 9 48-42011,65 кл.97(8)С 1,опублик.1973(прототип),855673 ф Фиь, 2. Составитель С. БеланТехред С. Мигуйова Корректор В. Синицк дакт нко Заказ 6916/ Подписиа СССР рытийнаб., д, 4/5 иал ППП "Патент",г. Ужгород, Ул. Проектная, 4 ф ВНИИПИ РосУ по делам 3035, Моски