Устройство для построения минимизи-рованного диагностического tecta

(22) Заявлено 200779 (21) 2799787/18-24 (51)М. КЛ. с присоединением заявки Йо(23) Приоритет а 06 Р 11/26 С 06 Р 15/46 Государственный комнтет СССР во аеяам нзобретеннй н открытнй(54) УСТРОЙСТВО ДЛЯ ПОСТРОЕНИЯ МИНИМИЗИРОВАННОГО ДИАГНОСТИЧЕСКОГО ТЕСТА оИзобретение относится к автоматике и контрольно-измерительной технике и может быть использовано для получения минимизированных проверяющих тестов и тестов поиска дефекта дискретных автоматов.Известно устройство для контроля и поиска неисправностей комбинационных схем, которое содержит источник питания, блок фиксации неисправностей, коммутатор переменных логических функций, коммутатор переменных инверсных логическ.;х функций, выполненные матричными с двумя группами выходных шин, мины одной группы яв ляются обшими для обоих коммутаторов и соединяются с соответствующими входными шинами в одном из включенных положений коммутирующих элементов. Электронные ключи, управляющие входы 20 которых через элемент ИЛИ подключены к входам шагового коммутатора и к выходным шинам другой группы данного коммутатора, соединяющиеся с входными шинами в другом включенном положении тех же коммутирующих элементов, соединены с управляющими входами диагностируемой схемы, Нагрузкой диагностируемой схемы является блок фиксации неисправностей, 30 входы которого через коммутирующие элементы коммутатора конъюнкций подключены к одноименным входам шагового коммутатора, в каждом положении которого источник питания подключен одновременно к одной из входных шин одного матричного коммутатора совместно со всеми входными шинами и входами всех элементов ИЛИ другого коммутатора 11.Недостатком этого устройства является невозможность получения минимизированного теста для схем общего вида. Наиболее близким по техническому решению к предлагаемому является устройство для определения минимальных тестов контроля исправности оелейных структур, которое содержит триггер, переключатели и источник питаяия, в котором счетный вход каждого триггера через замыкающий контакт соответст вующего первого переключателя и эамыхающий контакт общего переключателя соединен с положительной клеммой источника питания, нулевой и единичный входы каждого триггера через замыкающий контакт соответствующего второго переключателя и размыкающий контакт,общего переключателя соединен с ,+ клеммой источника питания 2).Недостатком данного устройства является невозможность его применения для получения минимизированных тестов контроля сложных комбинационных схем. Цель изобретения - расширениефункциональных воэможностей устройства и сокращение времени контроля 10сложных дискретных автоматов.Устройство осуществляет ввод выражения и автоматическое получениеодного из минимизированных тестов дляпроверки дискретного автомата илипоиска места дефекта.15Поставленная цель достигается тем,что в устройство, содержащее блокиндикации и последовательно соединенные блок упранления и блок памяти,введены блок суммирования, блок срав-.20нения, блок логического умножения иблок инвертирования, причем блоксуммирования сноими входами соединенс первыми информационными выходамиблока памяти, а выходом - со входом 25блока сравнения, первый и второй выходы которого подключены соответственно ко входу блока индикации и к управляющему входу блока памяти, второйинформационный выход которого черезбдок инвертирования, а третий информационный выход-непосредственно,подключены ко входам блока логического умножения, ныход которого соединен со входом перезаписи блока памяти .На чертеже представлена блок-схема устройства,Схема устройства содержит блок 1управления, блок 2 памяти, блок 3суммирования, блок 4 сравнения, блок 405 инвертирования , блок б логического умножения, блок 7 индикации.Блок 1 служит для введения с помощьюкОммутирующих элементов, расположенных в нем, в блок 2 дизъюнкций выражения ПЕ. Блок 3 предназначен длясуммирования числа единиц набора 1или строки 3;(единица соответствуетналичию 1-того набора в 3-ой диэъюнкции), Елок 4 предназначен для сравнения чисел единиц в дизъюнкциях,П 2нахождения максимальной строкинабора, входящего в максимальное число дизъюнкций, Блок 5 предназначендля инвертирования состояния набоРов,входящих н "максимальную строку, т.е.для получения инвертированной строкйБлок 6 предназначен для построчного /логического умножения информации инвертированной строки на информацию,соответствующую всем остальным строкам, и записи результатов умноженияв блок 1, н соответствующие строки.Блок 7 предназначен для нысвечинанияномера набора, соответствующего"максимальной строке",Устройство работает следующим образом.В исходном положении оно обесточено, все коммутирующие элементы находятся в выключенном положении. Определяется табличным или аналитическим методом выражение ПЕПолученная информация П Х вводится блоком 1 с помощью коммутирующих элементов в блок 2 матричного типа, горизонтальные шины (строки) которого соответствуют номерам наборов, вертикальные шины (столбцы) соответствуют порядковому номеру диэъюнкций н выражении ПЕ, С подачей питания н блок 2 с помощью коммутирующих элементов блока вводятся дизъюнкции выражения ПЯ. Переброс (-го триггера н блоке 2 соответст нует наличию 1-го набора в 3-ой дизьюнкции. После этого начинается подсчет единиц в блоке 3 по каждому набору входных переменных. Результаты суммирования сравниваются в блоке 4, где определяется набор входных переменных, имеющий максимальный результат суммирования, С блока 4 выдается команда на блок 7 для высвечивания первого тестового набора, вес состояния которого имеет максимальный результат суммирования максимальная строка, и однондеменно выдается команда в блок 2 для перезаписи информации, соответствующей максимальной строке в блох 5. В блоке 5 информация, полученная с блока 2, иннертируется и записывается н блок б, в котором происходит поочередное умножение информации, записанной с блока 5, на информацию, соответствующую всем остальным строкам - наборам из блока 2. При этом полученная информация после умножения записывается на прежнее место, в блок 2, Этот процесс повторяется до тех пор, пока нсе триггеры блока 2 не перебросятся в нулевое состояние. Когда это достигнуто, устройство заканчивает работу и высвечивает транспарант Конец работы.Использование предлагаемого устройства позволяет получить минимизированный тест для схемы любой сложности; эа счет получения минимизированного теста уменьшить время контроля и расход ресурса проверяемых схем, т.е. Уменьшить материальные затраты,,Формула изобретенияУстройство для построения минимизированного диагностического теста, содержащее блок индикации и последовательно соединенные блок управления и блок памяти, о т л и - чающее с я тем, что, с целью расщирения функциональных возможностей устройства, оно содержит блок суммирования, блок сравнения, блок логического умножения и блок инвертирования, причем блок суммирования830393 Составитель В.Халчеведактор Л.Повхан . Техред А. Ач Коррект Билак раж 745арственного коми иэобретений и о Ж, Раушская аказ 3402/64 Т ВНИИПИ Госу по делам 113035, Москва, Подтетакрытий исноСР/5 ППП Патент, г. Ужгород, ул, Проектна л своими входами соединен с первымиинформационными выходами блокапамяти,а выходом - со входом блока:сравнения, первый и второй выходыкоторого подключены соответственноко входу блока индикации и к управляющему входу блока памяти, второйинформационный выход которого череэблок инвертирования, а третий информационный выход - непосредственно,подключены ко входам блока логического умножения, выход которого соединен со входом переэаписи блока памяти.в Источники информациипринятые во внимание при экспертиэе1. Авторское свидетельство СССРВ 526834, кл. 6 06 Р 11/00, 1974.2. Авторское свидетельство СССР9 402869, кл. С 0611/00, 1969