Цифровой частотный детектор

ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 111815863 Союз СоветскмкСоцналистическнхресеублик(23) Приорите СТВВВВЫ ВВ СССРлам Взобрете Втврытей Опубликовано 23,.03.81. Бюллетень М 11Дата опубликования описания 25.03.81) ЦИФРОВОЙ. ЧАСТОТНЫЙ ДЕТЕКТОР тИзобретение относится к радиотехнике и может быть использовано в частоных системах телемеханики,Известен частотный дискриминатор,содержащий формирователь импульсов,узел задержки, фазосдвигающий элемент,дополнительный формирователь, схемысовпадения накопительные и выходныеепеменны 1 .Недостатком известного дискримина.1тора является невысокая стабильность,вызванная наличием резонансного четырехполюсника и работой.на его крутойчасти фазовой характеристики.Наиболее близким техническим решением к прецлагаемому является цифровойчастотный детектор, содержащий формирователь импульсов, вход которого является вхоцом устройства, элемент задержки, триггер, первый выход которого подключен к первому входу логического эленемента, соединенные последовательно реверсивный счетчик и дешифратор Г 2,. Недостатком устройства является его, низкое быстродействие.Бель изобретения - повышение быст-, роцействия устройства.Поставленная цель достигается тем, что в цифровой частотный детектор, содержащий формирователь импульсов, вход которого является входом устройства, элемент задержки, триггер, первый выход которого подключен к первому входу логического элемента, соединенные последовательно реверсивный счетчик импульсов и дешифратор, ввецены делительчастоты, расширитель импульсов, ключ и накопительные блоки, причем вход устрой ства соединен со входом триггера и вторым входом логического элемента, пер-, вый и второй выходы триггера соединены соответственно со входами направле.ния счета реверсивного счетчика импуль сов, выхоц формирователя импульсов соединен со входом расширителя импульсов, выход которого подключен к третьему входу логического элемента и к упрявляюще, му вхоцу ключа, коммутируемый переходкоторого включен межцу управляющимвходом делителя частоты и счетным входом реверсивного счетчика импульсов, авыход логического элемента подключенко входу установки нуля целителя частоты и входу элемента задержки, выходкоторого подключен ко входу установкиреверсивного счетчика импульсов, и входам записи накопительных блоков, выходыкоторых являются выхоцами устройства,информационные входы которых соединены с выходами дешифратора, а выхоцыявляются выхоцами устройства.На чертеже приведена структурная15электрическая схема устройства,Устройство содержит формирователь1 импульсов, расширитель 2 импульсов,ключ 3, счетчик 4 импульсов, реверсивный дешифратор 5, накопительные блокизо6, логический элемент 7, триггер 8,элемент 9 задержки, делитель 10 частоты.Устройство работает следующим образом.25Импульсы входной частоты поступаютна входы формирователя 1, логическогоэлемента 7 и триггера 8. На выходетриггера 8 импульсы следуют с частотой,равной половине входной, период этой частоты равен времени опрецеления значениявходной частоты. Одновременно с перебросом выхода триггера 8, импульсы входнойчастоты устанавливают выход формирователя 1 и логического элемента 7 в единичное" состояние, фЕциничное" напряжение на выхоце логического элемента 7устанавливает целитель 1 0 в счетный режим. На выходе делителя 10 формируются отрицательные импульсы, имеющие пе.риоц следования равный среднему периоду 40входной частоты, и сдвинутые относительно импульсов входной частоты на время,1 Появившийся со сдвигом на Ф выхоц- ной импульс делителя 10 возвращает формирователь 1 в нулевое" состояние. СВф45 выхода формирователя 1 сформированные импульсы поступают на вход расширителя 2 импульсов, где их длительность увеличивается в К раз. Величина К выбирается такой, чтобы импульс максимальной длительности после расширения не превышал величины минимального периода входного сигнала. Таким образом, за время анализа на выхоце расширителя 2 импульсов появляется пара импульсов. Если длительность импульсов пары одинакова, то входная частота равна частоте импульсов с выхора делителя 10. Если длитель 4ность второго импульса больше первого, то входная частота больше частоты с выхода делителя 10, а если второй импульс короче первого, то входная частота меньше частоты с выхода делителя 10. В количественной величине разницы длительностей импульсов заключена количественная величина отклонения входной частоты от величины частоты сформированной на выходе делителя 10. Импульсы с выхода расширителя 2 импульсов управляют ключом 3, который пропускает на счетный вхоц реверсивного счетчика 4 серию импульсов опорной частоты. Выходы триггера 8 управляют направлением счета реверсивного счетчика 4, при "единичном состоянии первого выхода триггера 8 импульсы опорной частоты суммируются, а при "нулевом" - вычитаются. Поцключенный к выходам разрядов реверсивного счетчика 4 дешифратор 5 выдает на одном из своих выходов сигнал зависящий от числа записанного в реверсивном счетчике 4. После окончания расширенного импульса заканчивается время анализа и на выходе логического элемента 7 формируется импульс, который устанавливает делитель 10 в исхоцное состояние и блокирует поступление на его вхоц импульсов опорной частоты. Элемент 9 задержки при поступлении на его вход отрицательного перепада напряжения формирует на своем выходе короткий отрицательный импульс, задержанный относительно пере паца напряжения на время, достаточное цля завершения переходных процессов в реверсивном счетчике 4 и дешифраторе 5. Импульс с выхода элемента 9 задержки дает разрешение на запись в накопительные элементы 6 информации с выхода дешифратора 5 и возвращает реверсивный счетчик 4 в исходное состояние. Схема готова к следующему циклу работы. Когца в накопительных элемента х 6 на ка пливается информация, достаточная цля принятия решения о величине вхоцной частоты, на выхоце одного из накопительных элементов 6 появляется сигнал, свидетельствующий о нахождении вхоцной частоты в интервале частот, определяемом цешифратором 5. Формула изобретения Цифровой частотный детектор, содержащий формирователь импульсов, вхоц которого является входом устройстве, элемент задержки, триггер, первый выход815863 каз 1050187 Т одписно ВНИИ ПП вгПатеитфг. Ужгород, ул ктн которого подключен к первому входу логического элемента, соединенные последовательно реверсивный счетчик импульсов и цешифратор, о т л и ч а ю щ и йс я тем, что с целью повышения быстродействия, в него введены делитель частоты, расширитель импульсов, ключ и накопительные блоки, причем вход устройствасоецинен со входом триггера и вторымвхоцом логического элемента, первый и 10второй выходы триггера соединены совходами направления счета реверсивногосчетчика импульсов, выход формирователяимпульсов соединен со входом расширителяимпульсов, выхоц которого подключен к 1 Бтретьему входу логического элемента ик управляющему входу ключа, коммутируемый переход которого включен междууправляемым входом делителя частоты и счетным вхсцом реверсивного счетчикаимпульсов, а выход логического элемента подключен ко входу установки нуляделителя частоты и входу элемента задержки, выход которого подключен ко входуустановки реверсивного счетчика импуль-сов и входам записи накопительных блоков, выходы которых являются выхоцамиустройства, информационные входы которых соецинегы с выходами цешифратора,а выходы являются выходами устройства.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРМ 570975) кл. Н 03 ОЗ/02,30. 08. 77.2. Авторское свидетельство СССРМ 542328, кл, Н 03 0 13/00,05. 01. 77.