Цифровая следящая система

ОП ИСАНИЕ ИЗОБРЕТЕНИЯ Союз СоветскихСоциалистическихРеспублик(54) ЦИФРОВАЯ СЛЕДЯЩАЯ СИСТЕМ щая систе редназнасчета при условиях ая цифровая сле радиотехнике и ния разностного фазой сигналов ага тся олу Предл ма относи чена для п слежении помех. Известна содержащая опорной час счетчики р счетчики, тр тор и схемыОднако д сов фильтра ностного отс мех. содержаор, ревер- иминатор стемы нтегра и диск цифровая следящая система, линии задержки, генератор тоты, делители, схемы запрета, езультатов, вспомогательные иггеры, временной дискриминаперезаписи 1.анная схема не решает вопроции сигналов и получения разчета в условиях действия поИзвестны следящие сицие опорный генератор, и тивный счетчик, делитель Рнака рассогласования 2.Недостатками данных следящих систем вляются снижение надежности системы 3-за необходимости введения устройств, одстраиваюших по частоте опорный генеатор с тем, чтобы выходная частота систеы, находящаяся в прямой зависимости от астоты опорного генератора, была равна астоте сигнала, ибо при расстройке частот получение разностного отсчета становится невозможным и снижение быстродействия, а также надежности системы при работе со схемой совпадения кодов большой разрядности или при работе на частоте, близкой к граничной, из-за задержки в цепях переноса делителя.Цель изобретения - повышение быстродействия и надежности цифровой следящей системы.Указанная цель достигается тем, что в цифровую следящую систему, содержащую последовательно соединенные делитель частоты, дискриминатор знака рассогласования интегратор, реверсивный счетчик, а также генератор опорной частоты, введены блок перезаписи, последовательно соединенные триггер и элемент И, блок задержки и элемент ИЛИ, выходы которых соединены со входами триггера, а входы - соответственно с первым входом блока перезаписи и выходом делителя частоты, входы которого соединены с выходами элемента И и блока перезаписи, другие входы которого соединены с выходами реверсивного счетчика, а выход генератора опорной частоты соединен со вторым входом элемента И.в исходное состояние и закрывает схему И 6,и на вход делителя частоты 9 прекращаетсяпоступление импульсного напряжениядо момента появления очередного импульса 45 напряжения сигнала 1, Следовательно, период выходной последовательности импульсов 1задается импульсной последовательностью напряжения сигнала 1 т. е. нефу зависимо от расстроики опорного генератора (расстройка определяется заданной инструментальной точностью), частота выходного напряжения 1 в равна частоте сигнала 1 с,Импульсная последовательность напря жения 1 ци сигнал 1 с подаются на дискриминатор 10 знака рассогласования, где сравниваются между собой по фазе. В резульСистема работает следующим образом.При поступлении импульсной последовательности одного сигнала на блок перезаписи в делителе частоты устанавливается код, обратный коду реверсивного счетчика (код реверсивного счетчика - начальное5 значение разности фаз), и на вход дели" теля частоты начинает поступать импульсная последовательность напряжения опор ного генератора. При переполнении делителя частоты, т. е. с задержкой, определяемой начальным значением разности фаз, на выходе появляется импульс напряжения, стопорящий делитель,. Фаза импульса 1 ь, сравнивается с фазой второго сигнала, в результате чего меняется код в реверсивном счетчике, а следовательно и фаза импульса 15 напряжения на выходе делителя частоты.На фиг. 1 представлена блок-схема цифровой следящей системы; на фиг. 2 - диаграммы напряжений.Система содержит ъпорный генератор 1, интегратор 2, блок 3 задержки, схему ИЛИ 4, триггер 5, схему И 6, реверсивный счетчик 7, блок 8 перезаписи, делитель 9 частоты, дискриминатор 10 знака рассогласования.Цифровая следящая система работает следующим образом, 25Импульсная последовательность напряжения опорного генератора 1 подается на один из входов схемы И 6, сигнал 1 с подается на вход блока 3 задержки, блока 8 перезаписи и на один из входов схемы ИЛИ 4, сигнал 1 с, подается на один из входов дис-ЗО криминатора 10 знака рассогласования. При поступлении импульса напряжения сигнала 1 с, на вход блока 8 перезаписи на делитель 9 частоты передается дополнительный код реверсивного счетчика 7. Этот же импульс через блок 3 задержки подается на триггер 5, опрокидывает его; и импульсное напряжение 1 с опорного генератора 1 подается через схему И 6 на вход делителя 9 частоты. При переполнении делителя частоты 9, т. е. с задержкой, определяемой кодом ре версивного счетчика, на его выходе появляется импульс напряжения 1 который через схему ИЛИ 4 возвращает триггер 5 тате сравнения определяется знак рассогласования между ними, в зависимости от которого с соответствующего выхода дискриминатора импульс напряжения 1 поступает на соответствующий (шина сложения или шина вычитания) вход интегратора 2, предназначенного для фильтрации помех, а в конечном счете на вход реверсивного счетчика 7.Таким образом, меняется код реверсивного счетчика 7, а следовательно и время появления импульсов напряжения 18 ых (фаза. импульсов напряжения аввы,). При поступлении очередного импульса напряжения сигналаработа схемы повторяется.Очевидно, что код реверсивного счетчика 7 меняется до тех пор, пока временное положение переднего фронта импульсов напряжения 1 вцне совпадет с передним фронтом сигнала 1 с, т,е. пока импульсы этих напряжений не совпадут по фазе. Наряду с этим каждый импульс выходного напряжения 1 вцсдвигается по времени относительно соответствующих импульсов напряжения сигнала 1 на число периодов частоты 1 г, равное коду реверсивного счетчика 7. Следовательно, в реверсивном счетчике 7 записывается код, соответствующий разности фаз сигналов 1 с и 1 с, т.е. разностный отсчет.Использование изобретения позволяет синхронизироваться работе делителя частоты импульсами напряжения сигнала, вследствие чего отпадает необходимость в подстройке частоты опорного генератора, что значительно (примерно в 2 раза) упрощает схему устройства, и вследствие этого повышает его надежиость (примерно в 2,5 раза), и вместо схемы совпадения использовать блок перезаписи, реализация которого более, чем в 1,5 раза проще схемы совпадения и обеспечивает надежную работу следящей системы большой разрядности на частотах, близких к граничной частоте срабатывания элементов.Формула изобретенияЦифровая следящая система, содержащая последовательно соединенные делитель частоты, дискриминатор знака рассогласования, интегратор, реверсивный счетчик, а также генератор опорной частоты, отличаюд 4 аяся тем, что, с целью повышения быстродействия и йадежности системы, в нее введены блок перезаписи, последовательно соединенные триггер и элемент И, блок задержки и элемент ИЛИ, выходы которых соединены со входами триггера, а входы - соответственно с первым входом блока перезаписи и выходом делителя частоты, входы которого соединены с выходами элемента И и блока перезаписи, другие входы которого соединены с выходами реверсивного счетчика, а выход генератора опорной частоты соединен со вторым входом элемента И.809059 Источники информации,принятые во внимание при экспертизешин Накеп теИ шина,накопйтеля Фиа 2 Составитель Н. ТкаченкТехред А. БойкасТираж 951И Государственного комитетаделам изобретений и открытМосква, Ж - 35, Раушская набП Патент, г. Ужгород, ул. Л Корректор В. БутяПодписноеСССР д. 4/5. оектная, 4дактор А. Лежнинаказ 10878/53ВНИИпо113035,филиал ПП 2. Земляков А. И. и др. Дискретный фазовращатель и некоторые возможности его реализации на потенциальных элементах. - Вопросы радиоэлектроники, 1970, сер. ОТ, 5вып. 15, с. 28, рис. 1.