Аналого-цифровой преобразователь

Сфвз Сфветсник Социалистически к Рвснублик(23) Приоритет Опубликовано 15,02,81, Бюллетень Йо б тосударственнмй коинтет сезар но дедам нзобретеннй н открытнйДата опубликования описания 180281 В.Н.Махов, А.В.Жуков, О.В,Игнатьев, Н.и В.С .Новисов 72) Авторы изобретения(71) Заявитель альский ордена Трудового Красного 3 институт им. С.М.КироваАНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕ являет ся ко дляи ион ышени аО 0 Изобретение относит ра технике и предназначен и льзования в спектрометри из рующих измерений.Известен аналого-цифровой преобр зователь, содержащий дискриминатор уровня, генератор эталонов, устройство выборки и храцения 1).Недостатком устройства является низкое быстродействие.Известен аналого-цифровой преобразователь, содержащий входное устройство, соединенное с первым входом коммутатора, выход которого через последовательно соединенные сумматор,1 две ячейки памяти соединен со своим вт 9 рым входом, второй вход сумматО- ра через генератор эталонов, блок управления генератором эталонов соединен с выходом задающего генерато-20 ра, выход сумматора через дискриминатор уровня соединен с входом ре" гистра сдвига, выход которого соединен с входом блока вывода кода, логические входы и выходы входного устройства, коммутатора, ячеек памя" ти, дискриминатора уровня, регистра сдвига, блока вывода кода и задающего генератора соединены с блоком управления Г 23 Недостатком устройстнизкое быстродействие. Цель изобретения - пбыстродействия. Указанная цель достигается тем, что в аналого-цифровой преобразователь, содержащий входное устройство две.ячейки памяти, коммутатор, сумматор, дискриминатор уровня, задающий генератор, блок синхронизации, блок эталонных генераторов, блок распределения, счетчик импульсов, арифметическое устройство, блок вывода кода и блок управления, введены интегратор, разрядное устройство, блок эталонной длительности и дополнительный дискриминатор уровня, причем вход дополнительного дискриминатора уровня соединен со входом входного устройства, а выход подключен к третьему входу блока управления, вход интегратора соединен с выходом разрядного устройства и через генератор эталонного тока блок эталонной длительности подключен к выходу блока синхронизации, а выход соединен со вторым входом сумматора и входом разрядного устройства, логический выход которого соединен с соответствующим логическим выходом блокауправления.На чертеже приведена структурнаяэлектрическая схема устройства.Устройство содержит входное устройство 1, служащее для измененияимпульса, выработки логического сигнала, дискриминатор 2 уровня, коммутатор 3, сумматор 4, дискриминатор 5уровня, блок 6 синхронизации, задающий генератор 7, блок 8 эталоннойдлительности, генератор 9 эталонного тока, интегратор 10, блок 11 распределения импульсов, счетчик 12импульсов, ячейки 13,14 памяти, входные шины 15,16 коммутатора, блок 17управления, арифметическое устройство 18, блок 19 вывода кода, разрядное устройство 20. Устройство предназначено для изменения амплитудыимпульсов.Преобразователь работает следующим образом.В исходном состоянии входное устройство 1 закрыто, коммутатор 3открыт для входа 15 и закрыт для входа 16, разрядное устройство 20 25замкнуто, "оздавая на выходе интегратора 10 нулевой уровень, ячейкипамяти 14 и 13 открыты по входу,счетчик 12 обнулен. Входной сигнал)х поступает на входное устройство З 01 и на вход дискриминатора 2, которыйвырабатывает логический сигнал. Всоответствии с сигналом дискриминатора 2 открывается входное устройство1 и размыкается разрядное устройство20. Сигнал Ох поступает через входное устройство 1, коммутатор 3, сум- матор 4 на вход дискриминатора 5,который вырабатываетлогический сигнал, поступающий на блок б. С выхода блока б логический сигнал, синхро- ф 0низованный с импульсом задающегогенератора 7, поступает через блок8 на вход генератора 9, с выходакоторого импульсы поступают на входинтегратора 10. Эталонный заряд Язпреобразуется интегратором 10 на еговыходе в эталонное напряжение Оэобратное по полярности сигналу О,и поступает на второй вход сумматора 4, на выходе которого вырабатывает-у 0ся разность О -О з . Генератор 9вырабатывает импульсы до тех пор,пока разность О-Оз. (где п - числоэт 4 лонных ступенек) не будет отрицательной (О -О и с О), Полученные пх зтимпульсов компенсации через блок 11записываются в старшие разряды счетчика 12. Остаток О-Оз и с выходасумматора 4 поступает через ячейку13 на вход ячейки 14, коэффициентпередачи (усиления) которой К ра- ф 0вен 211, где в - число старших раэря. дов счетчика 12. После вырабатываниявходным устройством 1 логическогосигнала и при условии ОХ - Оо с 0начинается второй цикл раьоты уст ройства, в котором все повторяется аналогичным образом, с той лишь разницей, что вход 15 коммутатора 3 размыкается, а вход 16 замыкается на выход ячейки 14, выходное напряжение которой равно (Оу, -Оэ и ) 2, а число эталонных импульсов записывается в следующую секцию более младших (п 1) разрядов счетчика 12. После окончания третьего цикла полученный код, по сигналу блока 17, выводится через блок 19 на внешние устройства. Разрядное устройство 20 служит для разряда емкости интегратора после каждого цикла и в конце процесса преобразования. Поскольку компенсация величины О,1 происходит не до величины, меньшей ОЗ , а до тех пор, пока величина О-О не будет отрицательной, то полученная отрицательная величина ЬО =Оъ -Оэ,11 является не .собственно остатком, а дополнением к остатку Оз- ьОх.1 где ЬОх - соответствейно остаток (или истинный остаток). Поэтому перед блоком 19. находится арифметическое устройство 18, преобразующее дополнительные коды чисел, полученных в четных циклах преобразования, в прямые коды чисел. Такой процесс компенсации измеряемой величины (или ее усиленного остатка 1 обусловлен тем, что дискриминировать величину относительно нуля можно гораздо быстрее (при той же точности), по сравнению с дискриминацией относительно не нулевого порога.Формула изобретенияАналого-цифровой преобразователь, содержащий входное устройство, выход которого соединен через коммутатор, сумматор 1 первую и вторую ячейки памяти со вторым входом коммутатора, выход сумматора соединен через дискриминатор уровня и блок синхронизации со входом блока распределения, выходы которого соединены через счетчик импульсов соответственно с входами арифметического устройства, выход которого подключен ко входу блока вывода кода, выходы блока управления соединены соответственно с управляющими входами входного устройства, коммутатора, ячеек памяти, блока распределения, арифметического устройства и блока вывода кода, первый вход подключен к выходу задающего генератора и второму входу блока синхронизации, а второй вход соединенс вторым выходом входного устройства, генератор эталонного тока, о т л и ч а ю щ и йс я тем, что, с целью увеличения быстродействия, введены интегратор, разрядное устройство, блок эталонной длительности и дополнительный дискриминатор уровня, причем вход1 80 Тираж ПИ Государстве по делам изобре 13035, Москва, Ж Заказ 1093 ВНИИ9 Подписиого комитета СССРний и открытий5, Раушская наб д ППП"Патент", г.ужгород,ул.Проектна фи дополнительного дискриминатора уровня соединен со входом входного устройства, а выход подключен к третьему входу блока управления, входинтегратора соединен с выходом разрядного устройства и через генераторэталонного тока блок эталонной длительности подключен к выходу блокасинхронизации, а выход соединен совторым входом сумматора и входом разрядного устройства, логическийвыход которого соединен с логическимвыходом блокауправления. Источники информации,принятые во внимание при экспертизе 1.Авторское свидетельство СССР М 489219, кл. Н 03 К 13/17, 1975. ъ. КопсйаЬ,БИгбе А, -йчКеао ХО 1 ЕЕЕ Лопь ЙцсМ ье 1, 1969, КЯ 1 ь йьРЪ,