Аналого-цифровой преобразователь

Союз Советских Социалистических РеспубликОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ нц 805487(5)М. Кл,з Н 03 К 13/17 Государственный комитет СССР по дедам изобретений и, открытийДата опубликования описание 180231;11.;1:," ТЕ 1 АУральский ордена Трудового Красного ЭнамеМо цацйтехййческийинститут им. С.М.Кирова(54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ Изобретение относится к радиотех" нике и предназначено для использования в спектрометрии ионизирующих излучений.Известен аналого-цифровой преобразователь, содержащий дискриминатор уровня, генератор эталона, устройство выборки хранения 1.Недостатком устройства является низкое быстродействие. Известен аналого-цифровой преобразователь, содержащий входное Устройство, соединенное с первым входом коммутатора, выход которого через 15 последовательно соединенные сумматор и две ячейки памяти соединен со своим вторым входом, второй вход сумматора через генератор эталонов и блок уп" равления генератором эталонов соеди нен с выходом задающего генератора выход сумматора через дискриминатор уровня соединен с входом регистра сдвига, вйход которого соединен с входом блока вывода кода, логические входы и выходы входного устройства, коммутатора, ячеек памяти, дискриминатора уровня, регистр сдвига, блока вывода кода и задающего генератора соединены с блоком управления 21 . 30 Недостатком устройства является низкое быстродействие.Цель изобретения - повышение быстродействия.Указанная цель достигается тем, что в аналого-цифровой преобразователь, содержащий входное устройство, коммутатор, ячейку памяти, дискриминатор уровня, блок синхронизации, блок распределения импульсов, счетчик импульсов, арифметическое устройство, блок вывода кода, задающий генератор, блок управления, генератор эталонного тока, введены дополнительный дискриминатор уровня, интегратор, два блока эталонной длительности, разрядное устройство, два резистора, причем выход входного устройства через первый реэис тор соединен с входом интегратора, выходами разрядного устройства и генератора эталонного тока, вход которого через первый блок эталонной длительности соединен с выходом блока синхронизации, выход интегратора соединен с входом разрядного уст- ройства и входом дискриминатора уровня, выход коммутатора через второй резистор соединен с входом .интегратора, управляющий вход коммутатора через второй блок эталонной длительности соединен с шестым выходом блока управления, второй вход которого через дополнительный дискриминатор уровня соединен с входом входного устройства, а седьмой выход блока управления соединен с управляющим входом разрядного устройства.На чертеже приведена структурная электрическая схема устройства.Преобразователь содержит входное устройство 1, дискриминатор 2 уровня, интегратор .3, дискриминатор 4 уровня, блок 5 синхронизации, задающий генератор 6, блок 7 эталонной длительности, генератор 8 эталонного тока, блок 9 распределения импульсов, счетчик 10 импульсов, ячейку 11 памяти, коммутатор 12, блок 13 управления, блок 14 эталонной длительности, арифметическое устройство 15, блок 16 вывода кода, разрядное устройство 17, резисторы 18 и 19.Устройство предназначено для преобразования в код площади импульса заряда) и работает следующим образом.В исходном состоянии входное устройство 1 закрыто, разрядное устройство 17 замкнуто, создавая на выходе интегратора 3 нулевой уровень, ячейка 11 открыта по входу, коммутатор 12 подает на вход интегратора 3 нулевой потенциал, счетчик . 10 обнулен, Измеряемый сигнал Ок поступает на вход входного устройства 1 и на вход дискриминатора 2. Последний вырабатывает логический сигнал (по длительности равный или несколько больший длительности измеряемого сигнала О) ), который запускает все устройство в целом. Входное устройство 1 открывается, закрываетея разрядное устройство 17 и входной сигнал О поступает через входное устройство 1, интегратор 3 на вход дискриминатора 4. Логический сигнал с выхода дискриминатора 4 через блок 5 поступает синхронно с сигналом задающего генератора 6 через блок 7 на вход генератора 8, эталонные импульсы которого подаются на вход интегратора 3. Генератор 8 вырабатывает импульсы до тех пор, пока разность О -О, , (где и чис о эталонных импульсов) на выхо интегратора 3 не будет меньше нуПолученные и импульсов компенсации через блок 9 записываются в секцию старших разрядов счетчика 10. Остаток О-О Зт. с выхода интегратора 3 записывается в ячейку 11, с выхода которой он подается на вход коммутатора 12. После окончания логического сигнала с выхода дискриминатора 2. блок 13 закрывает ячейку 11 и входное устройство 1 к на , фиксированное время дс .через комэЕтатор 12 и резистор 19 подключает выход ячейки 11 ко входу интегратора3. Время .Ы задается вторым блоком14. Величина дс, коэффициенты передачи ячейки 11 и коммутатора 12 исогласующий резистор 19 выбираютсятакими, чтобы общий коэффициент пе редачи кодирующего кольца,(со входаячейки памяти 11 до выхода интегратора 3) был равен К=2 ф, где в - числодвойных разрядов, получаемых в одномцикле кодирования. Смомента срабаты О вания коммутатора 12 начинается второй цикл кодирования, в котором всеповторяется аналогичным образом, стой лишь разницей, что сигнал для измерения (остаток О -Оз.) . подается 15 с выхода коммутатора 12, а результаткодирования записывается в секциюболее младших разрядов счетчика 10.После окончания всех циклов кодирования полученный код через арифмещ тическае устройство 15, которое приводит код к нормальному виду, и блок16 выводится из устройства. При этомблок 13 приводит все устройство висходное состояние.25формула изобретения Аналого-цифровой преобразователь,содержащий входное устройство, коммуЗу татор, вход которого через ячейку памяти и дискриминатор уровня и блоксинхронизации соединен со входомблока распределения импульсов, выходы которого через счетчик импульсовсоединены с выходами арифметическогоустройства, выход которого соединенс входом блока вывода кода, выходзадающего генератора соединен со вторым входом блока синхронизации и первым входом блока управления, пять г 40 выходов которого соединены соответственно с управляющими входами входного устройства ячейки памяти, блокараспределения импульсов, арифметического устройства и блока вывода кода,генератор эталонного тока о т л ич а ю щ и й с я тем, что, с цельюувеличения быстродействия, в преобразователь введены дополнительныйдискриминатор уровня, интегратор, Щ два блока эталонной длительности,разрядное устройство, два резистора,причем выход входного устройствачерез первый резистор соединен свходом интегратора, выходами разряд.ного устройства и генератора эталонного тока; вход которого черезпервый блок эталонной длительностисоединен с выходом блока синхронизации, выход интегратора соединенс входом разрядного устройства и еО входом дискриминатора уровня, выходкоммутатора через второй резисторсоединен с входом интегратора,управляющий вход коммутатора черезвторой блок эталонной длительностисоединен с шестым выходом блока