Контролируемое арифметическое устройство

О П И С А В.МЕ. ИЗОБРЕТЕНИЯ Союз Советскии Социалистических Республики 192250 сК АВТОРСКОМУ СВИ ВТЕЛЬСТВУ(22) Заявлено 2 Ы 2.78 (21) 2700956/18-24с присоединением заявки Мо(51) М. Кл.З О 06 Г 11/00 Государственный комитет СССР по делам изобретений н открытий(71) Заявитель Киевский научно-исследовательский и конструкторский институт периферийного оборудования(54) КОНТРОЛИРУЕМОЕ АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО Изобретение относится к области вычислительной техники и может быть использовано при контроле арифметических устройств.Известны устройства 11, 21, осуществляющие контроль арифметических устройств, основанные на принципах контроля четности и контроля остатков.Недостаток таких устройств состоит в ограниченной полноте контроля.Наиболее.близким по технической сущности к предлагаемому является контролируемое арифметическое устройство Г 31, принятое за прототип, 15 содержащее первый и второй регистры операндов, входы которых подключены к соответствующим информационным входам устройства, а выходы - к соответствующим входам сумматора, выходом соединенного с регистром результата и первым информационным входом блока сравнения кодов.Недостаток этого устройства заключается в малой достоверности контро ля.Цель изобретения - повышение достоверности контроля устройства.Указанная цель достигается тем, что устройство содержит блок пораз рядного логического сложения операндов, блок элементов ИЛИ и блок элементов И-НЕ, входы которого соединены с соответствующими входами блока элементов ИЛИ и, с соответствукщими входами сумматора, а выход - со вторым информационным входом первого регистра операндов, выход регистра результата подключен ко второму информационному входу второго регистра операндов, выход блока элементов ИЛИ через блок поразрядного логического сложения операндов - ко второму информационйому входу блока сравнения кодов.,Структурная схема арифметического устройства с контролем приведена на чертеже.Она содержит первый 1 и второй 2 регистры операндов, регистр 3 результата, сумматор 4, шины 5 и 6 операндов, блок 7 элементов ИЛИ, блок 8 элементов И-НЕ, блок 9 поразрядного логического сложения операндов, блок 10 сравнения кодов, шину 11 управле- ния. Цепи синхронизации и тактировки на схеме усЛовно не показаны.Принцип работы устройства заключается в том, что при правильном функционировании сумматора пораэрядная логическая сумма входных операндов должна быть равна разности ихарифметической суммы и кода поразрядного логического произведенияэтих же операндов. Отсюда следует,что каждый рабочий цикл пограммирования двух операндов происходит за дватакта.С л о ж е н и е. Операнды по шинам 5 и 6 записываются в регистры1 и 2. На выходе блока 7 формируется поразрядная логическая Чуммавходных кодов, которая записываетсяв блок 9. На выходе блока 8 формируется инверсия поразрядного логического произведения операндов, нов регистр 1 она не записывается. Свыхода сумматора 4 сумма операндовзаносится в регистр 3. После занесения информации в регистр 3 и блок9 осуществляется второй такт рабо.чего цикла,В ы ч и т а н и е. В этом такте врегистр 1 заносится инверсия поразрядного логического произведения операндов. Для этого данный регистрможет быть выполнен на триггерах свнутренней задержкой. В этом же такте происходит перепись информации изрегистра 3 в регистр 2, а по шине 11в младший разряд сумматора 4 подаетсяинверсное значение состояния, в котором находилась шина 11 на тактефСложение". Иными словами, на тактефВычитание" происходит сложение прямого кода суммы двух операндов с дополнительным кодом поразрядного логического произведения этих же операндов, а после установления на выходесумматора 4 нового значения - сравнение на схеме 10 этого кода с кодомпоразрядной логической суммы, записанньа 4 ранее в блоке 9. Равенствоэтих двух кодов свидетельствует оправильности выполнения такта "Сложение".Цель изобретения - повышение достоверности контроля - достигается за счет обнаружения сбоев произвольной кратности в выходном коде сумматора и любых константных неисправностей элементов устройства благодаря его существенным отличительным признакам.5Формула изобретенияКонтролируемое арифметическое О устройство, содержащее первый и второй регистры операндов, входы которых подключены к соответствующим информационным входам устройства, авыходы - к соответствующим входам 15 сумматора, выходом соединенного срегистром результата и первым информационным входом блока сравнениякодов, о т л и ч .а ю щ е е с я тем,что, с целью повышения достоверностиконтроля, оно содержит блок поразрядного логического сложения операндов, блок элементов ИЛИ и блок элементов И-НЕ, входы которого соединены с соответствующими входами блока1 элементов ИЛИ и.соответствующимиовходами сумматора, а выход - со вторым информационным входом первогорегистра операндов, выход регистрарезультата подключен ко второму информационному входу второго регистраоперандов, выход блока элементов ИЛИподключен через блок поразрядногологического сложения операндов ковторому информационному входу блокасравнения кодов.Источникиинформации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР 9 551646, кл. 6 06 Г 11/04, 1977. 40 2, Авторское свидетельство СССР Р 297041, кл. С 06 Г 11/00, 1968. 3. Авторское свидетельство СССР Р 404084, кл. О 06 Г 11/00, 1975792250Составитель И. АлекСеевРедактор И, Грузова Техред,Т,Маточка Корректор ,АГриценко Заказ 9434/48Тираж 751 Подписное ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5Филиал ППП "Патент", .г. Ужгород, ул., Проектная, 4