Логарифмический аналого-цифровой преобразователь

Союз Советсиик Социалистических Республик(51)М. Кл. Н 03 К 13/20 Государственный комитет СССР по делам изобретений и открытий(72) Авторы изобретения В.Е.Ямный, Ю.И.Белоносов и В.Н,ЧуясовЦьФБелорусский ордена Трудового Красного Знамейигосударственный университет им. В, И, Ленина(54) ЛОГАРИФМИЧЕСКИЙ АНАЛОГО в ЦИФРОВПРЕОБРАЗОВАТЕЛЬ Изобретение относится к информационно-иэмерительной технике и можетбыть использовано в преобразователяхнапряжения в код.с логарифмическойфункцией преобразования. 5Известен преобразователь, содержащий блок управления два канала последовательно соединенных усилителейвходы которых соединены с источникомпреобразуемых напряжений, и аналоговых запоминающих устройств, выходыпоследних через компараторы подключены к триггерам памяти разрядов, выходы которых подключены к сдвиговымрегистрам, объем которых уменьшается 15на единицу с уменьшением веса разря,да, выходы последних разрядов сдвиговых регистров подсоединены к буферно-.му регистру 13.Недостатком данного устройства является малый динамический диапазон иневозможность получения логарифмического преобразования,Цель изобретения - расширение функциональных воэможностей, а также повышение надежности устройства.Поставленная цель достигается тем,Что в логарифмический аналого-цифровойпреобразователь, содержащий блок уп.равления два канала из б последовательно соединенных усилителей и ианалоговых запоминающих устройств,входы первых усилителей объединеныи соединены с выходом источника преобразуемого напряжения, выходы каждогоиэ Й аналоговых запоминающих блоковподключены через компаратор ко входам триггеров памяти разрядов, соединенных с соответствующими входами исдвиговых регистров каждого канала,введены дополнительный компаратор,триггер, сдвиговый регисту, 2 (и -1)элементов И, (и -1) элементов ИЛИ, причем выходы триггеров памяти разрядовподключены к управляющему входу соответствующих усилителей, выход первого аналогового запоминающего блокавторого канала подключен к дополнительному компаратору, выход которогочерез триггер памяти подключен к иразрядному дополнительному сдвиговомурегистру, выход которого соединен свыходной клеммой старшего разряда нс первым входом (П -11 элементов Ипервой группы, а через инвертор спервым входом (П -1) элементов И второй группы, вторые входы (П -1) элементов И первой группы подключены ксоответствующим выходам П -1) сдвиговых регистров первого канала, вторые входы (П -1) .элементов И второйгруппы подключены к соответствующимвыходам П сдвигоных регистроввторого канала, выходы элементов И одного разряда подключеныко входам (и) элементов ИЛИ, выходыкоторых соединены с выходными клеммами преобразователя. На чертеже схематически изображенопредлагаемое устройство,Преобразователь содержит источник1 преобразуемого напряжения, буферныйусилитель 2 с коэффициентом передачи "1", усилители 2-2 с переключаемыми коэффициентами передачипервого канала, аналоговые 15запоминающие устройства (АЗУ) 3 - 3.)первого канала, компараторы 4 - 4 ппервого канала, триггеры 5 - 5 п разрядов первого канала, буферный усилитель б с коэффициентом передачи оф , усилители бп - б с переключаемыми коэффициентами передачи второго канала, АЗУ 7 - 7 второго канала, компараторы 8 - 8 п второго,канала, триггеры 9 - 9 п разрядов вто- р 5рого канала, дополнительный компаратор 8 п и триггер 9 О второго канала,сдвиговые регистры 10 - 10 п первогоканала, сдниговые регистры 11 . - 11 нвторого канала, разрядные дополнитель-,ные сдвигоные регистры 11 д - 11 ин.вертор 12,элемент И 13 первого канала/элементы И 14 второго канала, элемент ИЛИ 15, выходные клеммы 16 преобразователя, блок 17 управления,Коэффициенты передачи .усилителей2 и б равны Р, 2 и б - р"Фз2 и б - Р "/Опорные напряжения компараторов4 и 8 уанны 1),д /Э , 4 и 8Ц /Вф 4 и 8 - Ц /Э , 408 - Ощдх /Логарифмический АЦП работает сле,дующим образом,В исходном состоянии все усилители, кроме б,имеют коэффициент передачи, равный 1При наличии сигнала ОХ по команде от блока 17(а) управления в аналоговые запоминающие устройства 3 и7 записывается сигнал, равный 50Оьх со) и Оьх (со)Ъ соответственно,Если Ц( )ф превышает порогкомпаратора 8 О, то в триггер 9 О покоманде от блока 17 управления с/запйсывается1, Если ОЕ,Х (1 О)пре крыша е т порог компара тора 8 , тов триггер 9 по команде от блока 17управления записывается 1, Такимобразом, на первом такте с помощьютрех компараторов весь диапазон преобразуемых напряжений разбивается на Я4 участка, динамический диапазонкоторых ранен Р/ . Запись в триггерах 5 9 о ,9 осуществляется в момент времени 1+6, где а 1 - время переходного процесса в компаратореБ 5Ф Если в триггерах 5 или 9 записывается "1", то коэффициент передачи усилителей 21 и 62 устанавливается равнымСледующим импульсом от блока управления (В) в АЗУ 3 и 7 п записывается напряжение преобразуемого сигнала, которое располагается н диапазоне от Ч до Бп, Р . Одновременно с этим в сдвиговые регистры 10 , )1 11 записывается информация с триггеров 5 ч9 о 91Следующим импульсом от блока уйравления 17 а) записывается новая выборка н АЗУ 3 и 7 и компараторы 588 О квантуют новую выборку описанным способом.Одновременно с этим компараторы 5 и 9 кнантуют предыдущую выборку более точно. Далее процесс повторяется, Таким образом, на каждом этапе измеряется один разряд двоичного числа эквивалентного аналоговой выборке. Время преобразования равно+1 ъ +ъ п 9 АЪ КОМП, Т 9, МОИТЕ. Так как пороги компараторов установлены в соответствии с логарифмической шкалой, то код на разрядных триггерах соответствует логарифмической шкале.Так как объем сдвиговых регистров уменьшается на 1 в сторону младших разрядов, то на схеме И 13 - 14 информация о коде одной выборки поступает одновременно. Код с выхода регистра 11 управляет с помощью схем И 13 - 14 и схемы ИЛИ 15 передачу кода или с канала 1 или с канала 2 в зависимости от ОХ) ОпкщМЪ или )3 х утки/4 Ъ, т.е. выход 11 находится в "1 или 0.Такое построение АЦП позволяет получить высокое быстродействие, широкий динамический диапазон, логарифмический закон преобразования.Формула изобретения)1 огарифмический аналого-цифровой преобразователь, содержащий блок управления , два канала из г .последовательно соединенных усилителей ианалоговых запоминающих блоков, входы первых усилителей объединены и соединены с выходом источника преобразуемого напряжения, выходы каждого из П аналоговых запоминающих блоков подключены через компаратор ко входам триггеров памяти разрядов, выходы которых соединены с соответствующими входами и сдвиговых регистров каждого канала, о т л и ч а ю щ и йс я тем, что, с целью расширения функциональных возможностей, повышения быстродействия и надежности, в него введеныдополнительный компаратор, триггер, сдвиговый регистр, 2(о)790294 Ямарцриичивний Юд Составитель Техред Е.га Кузнецилешко едакт Мале ектор В. Синицка Подписикомитета СССРи открытийокая наб., д. 4/5 филиал ППП Патент, г. Ужгород, ул. Проектная,элементов И, (П -1) элементов ИЛИ, причем выходы триггеров памяти разрядов подключены к управляющему входу соответствующих,усилителей, выход первого аналогового запоминающего блока второго канала подключен к дополнительному компаратору, выход которого через5 триггер памяти подключен к Ю разрядному дополнительному сдвиговому регистру, выход которого соединен с выходной клеммой старшего разряда и с первым входом (И) элементов И пер 10 вой группы, а через инвертор с первым входом (И) элементов И второй группы, вторые входы (б) элементов И аказ 9073/65 Тираж 99 ВНИИПИ Государственног по делам иэобретени 113035, Москва, Ж, Рапервой группы подключены к соответствующим выходам (и) сдвиговых регистров первого канала, вторые входы (и) элементов И второй группы подключены к соответствующим выходамсдвиговых регистров второго канала, выходы элементов И одного разряда подключены ко входам (О) элементов ИЛИ,выходы которых соединены с выходными клеммами преобразователя,Источники информации,принятые во внимание при экспертизе 1, Патент Великобритании У 1290057,кл. Н 03 К 13/17, 1975 (прототип).