Синтезатор частот

) Дополнительное к авт.свид-ву 4182/18-09 (51)М Заявлено 10.01.79 (21 присоединением заявки Й 0 В21/02 осударственный комнте СССР но дедам изобретений н открытий(23) Приоритет публиковано 0712,80. Бюллетень М 9 45 УД 6 21.373.42 088.8) ата опубликования оп 07,12,80 торы зобретени Б.И.Шлянкенич, Н.М,Корецкий и А.Е.Богдано сач(54) СИНТЕЗАТОР ЧАСТ отех-риемо- ельных 5 Цель изобействия. Изобретение относится к радинике и может использонаться в ипередающих и контрольно-измеритустройствах,известен синтезатор частот, содержащий последовательно соединенныеопорный генератор, делитель частотыс фиксированным коэффициентом деления,фазовый детектор, Фильтр нижних частот (ФНЧ), управляемый генератор и де литель частоты с переменным коэффициентом деления, сигнальный выход которого подключен к другому входу фазового детектора, а между другим выходом делителя частоты с фиксированным коэффициентом деления и другимвходом управляемого генератора включены последовательно соединенные цифровой компаратор частоты, счетчик иЦифроаналоговый преобразователь (ЦАП).20при этом поразрядные управляющие входы делителя частоты, с переменнымкоэффициентом деления соединены с соответствующими поразрядными ныходамиблока управления 1 .2Однако известный синтезатор частот обладает невысоким быстродействием еия - повышение быст30 Для этого в известном синтезаторе частот между поразрядными выходами блока управления и другим входом цифрового компаратора частоты введены последовательно соединенные блок управления цифровым умножителем.частоты и цифровой умножитель частоты, первы и второй сигнальные входы которого соединены соответственно с сигнальным и кодовым выходами делителя частоты с переменным коэффициентом деления.На чертеже приведена структурная электрическая схема предложенного синтезатора частот. Синтезатор частот содержит управ- ляемый генератор 1, делитель частоты с переменным коэффициентом деления (ДПКД) 2, блок управления 3, фазовый детектор 4, делитель частоты с фиксированным коэффициентом деления(ДФКД) 5, опорный генератор 6, ФНЧ 7, цифровой умножитель 8 частоты, цифроной компаратор 9 частоты, счетчик 10, ЦАП 11, блок управления 12, циФровым умножителем частоты. Цифровой компаратор 9, счетчик 10 и ЦАП 11 составляют блок автопоиска 13.Синтезатор частот работает следу ющим образом.На фазовом детекторе 4 сравнивает,сячастота управляемого генератора 1,поделенная ДПКД 2 на коэффициент деления М с частотой Г опорного,генератора б, поделенной ДФКД 5 на1коэффициент деления М. В режиме синхронизма эти частоты равны: тМ =1 ОМ.оНа выходе фазового детектора 4 образуется постоянное управляющее напряжение, которое через ФНЧ 7 поступает1 наодин из входов управляемого гене-ратора 1, на второй вход которого поступает постоянное напряжение с выхода блока автопоиска 13.Это напряжение формируется на выходе ЦАП 11 и соответствует определенному состоянию счетчика 10 в двоичном коде, Состояние счетчика 10 определяется тем числом импульсов разностной частоты, которое поступает на еговход с выхода цифрового компаратора9 до момента установления синхронизма. щВ режиме синхронизма на входы цифрового компаратора 9 поступают одинаковые частоты: одна частота - с выхода ДПКД 2 через цифровой умножитель8, где она умножается на 2 , и равнаяк1,(М2", а вторая - с выхода ДФКД 5,равная т,(М 2", где 1=1, 2, 3,т. е, на входы цифрового компаратора9 поступают последовательности импульсов с частотами 1 М 2" и 1 1 М 2 К.Поскольку поступающие в режимесинхронизма на входы цифрового компаратора 9 последовательности импульсов равны по частоте и распределениеимпульсов в них равномерное, то меж- .ду двумя импульсами одной последовательности проходит только один импульс другой последовательности,т, е. они чередуются во времени. Вэтом случае на выходе цифрового компаратора 9 нет разностных импульсов 4 Ои счетчик 10 сохраняет свое состояниебез изменения.РавномерноСть распределения импульсов на выходе цифрового умножителя 8 обеспечивается блоком управ,пения 12, сопряженным с блоком управ"ления 3.На выходах блока управления 12формируется двоичный код числа, сдвинутого на одну вторую относительнокода, которым управляется ДПКД 2. По- оскольку блок управления 12 сопряженс блоком управления 3, то при изменении коэффициента деления ДПКД 2.изменяются соответственно и сигналы управления цифровым умножителем 8. 55На выходе последнего всегда формируетжя последовательность импульсов, сдвинутая относительно последовательности импульсов с выхода ДПКД2 на 180 . Таким образом, получается щнепрерывное слежение за равномерностЬю расстановки импульсов на выходе цифрового умножителя 8 при любыхизменениях коэффициентов деленияДПКД 2. 65 При нарушении синхронизма на выходе цифрового компаратора 9 формируется разностная частота импульсов, которая в 2 к раз вьше разностнои частоты (частоты биений) на выходе фазового детектора 4, Эта разностная частота поступает на вход счетчика 10, который управляет работои ЦАП 11 В результате на выходе ЦАП 11 образуется ступенчатое напряжение, воздействующее на управляющий вход управляемого генератора 1 так, чтобы уменьшить возникшее рассогласование по частоте.Использование предложенного синтезатора частот позволяет получить максимально возможное быстродействие по цепи грубой автоподстройки, что приводит к значительному уменьшению вре-, мени перехода с одной частоты на другую. Это один из основных параметров всех синтезаторов частот и особенно тех которые используются в устройствах, где для улучшения помехозащищенности несущая частота все время меняется по какому-либо закону.Формула изобретенияСинтезатор частот, содержащий последовательно соединенные опорный генератор, делитель частоты с фиксированным коэффициентом деления, фазовый детектор, фильтр нижних частот, управляемый генератор и делитель частоты с переменным коэффициентом деления, сигнальный выход которого под. ключен к другому входу фазового детектора, а между другим выходом делителя частоты с фиксированным коэффициентом деления и другим входом управляемого генератора включены последовательно соединенные цифровой компаратор частоты, счетчик и цифроаналоговый преобразователь, при этом поразрядные управляющие входы делителя частоты с переменным коэффициентом деления соединены с соответствующими поразрядными выходами блока управления, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия, между поразрядными выходами блока управления и другим входом цифрового компаратора частоты введены последовательно соединенные блок управления цифровым умножителем частоты и цифроыой умножитель частоты, первый и второй сигнальные входы которого соединены соответственно с сигнальным и кодовым выходами делителя частоты с переменным коэффициентом деления.Источники информации принятые во внимание при экспертизе 1, Патент США М 3401353, клкл. 331-11, опублик, 1968 (прототип)Зека исно атент", г. Ужгород, ул. Проектна Филиал НП 8859/5 бВНИИПИ Роспо делам113035, Мо Тираж 995 арственного иэобретений вар Жр Р комитети открыушская Пода СССРтийнаб.,