Частотно-фазовый компаратор

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Соцналнстических Республик(22) Заявлено 030479 (21) 2746025/18-21с присоединением заявки Нов(51)М. Кл. Н 03 О 13/00 Государственный комитет СССР по деяам изобретений и открытий( 5 4 ) ЧАСТОТНО-ФАЗОВЫИ КОМПАРАТОР Изобретение относится к импульсной технике.Известен частотно-фазовый комларатор, содержащий два триггеРа, два Формирующих триггера, логический элемент, два логических элемента ИЛИ, ЙЯ-триггер, два логических элемента И, два разностных элемента и два элемента задержки (1). 10Недостатком данного устройства является его сложность.Наиболее близким по технической сущности к предлагаемому является частотно-фазовый компаратор содер 15 жащий фазовый триггер, один вход которого соединен с источником эталонной частоты, другой вход - с источником сравниваемой частоты, выход которого подключен к одному входу первого элемента И-НЕ, второй вход которого соединен с выходом первого блокирующего триггера, первый вход которого соединен с источником контролируемой частоты и с первым входом второго блокирующего триггера, выход которого подключен к первому входу второго элемента И-НЕ, второй вход которого соединен с выходом первого элементаИ-НЕ 21Однако компаратор не обеспечивает достаточного быстродействия.Цель изобретения - повьаение быстродействия,Поставленная цель достигается тем, что в частотно-фазовый компаратор, содержащий фазовый тригтер, один вход которого соединен с источником эталонной частоты, другой вход - с источником сравниваемой частоты, а выход подключен к одному входу первого элемента И-НЕ, второй вход которого соединен с выходом первого блокирующего триггера, первый вход которого соединен с источником контролируемой частоты и с первым входом второго блокирующего триггера, выход которого подключен к первому взводу второго элемента И-НЕ, второй вход которого соединен с выходом первого элемента И-НЕ, введены блок Формирования импульсов эталонных длительностей и источник опорной частоты, выход которого соединен с первым входом блока формирования импульсов эталонных длительностей, второй вход которого соединен с источником контролируемой частоты, а выходы подключекоторый блокирует работу элементаИ-НЕ ф. При этом с выхода компаратора выдается сигнал о том, что контролируемая частота меньше опорной.Если импульс контролируемой частоты поступает на вторые входы триггеров 3 и 4 в момент отсутствия сигнала на выходах блока 1, то триггеры3 и 4 под действием этого импульсаустанавливаются в исходное состояниепри этом с фазового триггера 2 сигнал поступает на выход компаратора.Таким образом, частотно-Фазовыйкомпаратор переводится в режим сравнения фаз не после превышенияконтролируемой частоты над опорной,а15 в момент попадания контролируемойчастоты в заданный диапазон частот,расположенный симметрично опорнойчастоты, что позволит уменьшить время переходных процессов, т.е. повыситьЩ быстродействие,Формула изобретения Т= + ьТ,О где 1 - опорная частота;аТ- величина времени, на которуюоможет отличаться период контролируемой частоты от опор Оной.На другом выходе блока Формирования импульсов эталонных длительностей вырабатывается сигнал с момента времени 35 г: -- ат1 Если импульс источника контролируемой частоты 9 поступит на вторые входы триггеров 3 и 4 в момент наличия сигнала на одном выходе блока 1,то под действием этого импульса сработает триггер 4, первый вход которого соединен с первым входом блока 1. В результате срабатывания триггера 4 блокируется работа элемента И-НЕ б, При этом с выхода компарзтора выдается сигнал о том, что контролируемая частота больше опорной частоты.Если импульс контролируемой часто О ты поступит на вторые входы триггеров 3 и 4 в момент наличия сигнала на втором выходе блока 1,то под действием этого импульса сработает триггер 3,ны ко вторым входам блокирующих триггеров.На чертеже приведена структурная электрическая схема компаратора.Компаратор содержит блок 1 формирования импульсов эталонных длительностей, фазовый триггер 2, блокирующее триггеры 3 и 4, элементы И-НЕ 5 и 6, источники опорной 7 и эталонной 8 частот, источники контролируемой 9 и сравниваемой 10 частот. Выходно, сигнал снимается с выхода 11.Устройство работает следующим образом.Под действием импульса от источника контролируемой частоты 9 блок 1 формирования импульсов эталонных длительностей устанавллвается в исходное состояние. Поступающий на его второй вход импульс .от источника опорной частоты 7 формирует эталонные длительности. На выходе блока 1 формирования импульсов, эталонных длительностей вырабатывается сигнал до момента времени Частотно фазовый компаратор,содер -жащий фазовый триггер, один вход которого соединен с источником эталонной частоты, другой вход - с источником сравниваемой частоты, а выходподключен к одному входу первого эле:мента И-НЕ, второй вход которого соединен с выходом первого блокирующеготриггера, первый вход которого соединен с источником контролируемойчастоты и с первым входом второГоблокирующего триггера, выход которогоподключен к первому входу второгоэлемента И-НЕ, второй вход которогосоединен с выходом первого элементаИ-НЕ, о т л и ч а ю щ и й с я тем,что, с целью повышения быстродействия, в него введены блок формирования импульсов. эталонных длительностейи источник опорной частоты, выходкоторого соединен с первым входомблока формирования импульсов эталонных длительностей, второй вход которого соединен с источником контролируемой частоты, а выходы подключеныко вторым входам блокирующих триггеров,Источники информациипринятые во внимание при экспертизе 1. Авторское свидетельство СССР 9 540.347, кл. Н 03 Р 13/00, 18.12,75. 2. Авторское свидетельство СССР У 484621,кл, Н 03 Р 13/00,04.03.74.773907 Составитель А. АртюхРедактор М. Недолуженко Техред м.Петко Корректор О.Билак е илиал ППП Патент, г. Ужгород, ул. Проектная Заказ 7531/79 Тираж 99 ВНИИПИ Государственного к по делам изобретений и 113035, Москва, Ж, Раушсмите откры ая н ПодписСССРйд 4/5