Импульсно-потенциальный логический элемент

(51) М. Кл. Н 03 К 9/08 Государстееиный комитет Опубликовано 23,08.80 Бюллетень31Дата опубликования описания 30.08.80по делам изобретений и открытий(54) ИМПУЛ ЬСНО-Г 1 ОТЕНЦИАЛ ЪНЫЙ ЛОГИЧЕСКИ Й ЭЛЕМЕНТИзобретение относится к автоматике и вычислительной технике и может быть использовано в цифровых микроэлектронных устройствах.Известен импульсно-потенциальный логический элемент, содержащий входной многоэмиттерный транзистор, коллектор которого соединен со входом сложного инвертора, выполненного на транзисторах, один или несколько эмиттеров многоэмиттерного транзистора подключены к общей шине через последовательно соединенные резистор и излучающий диод оптрона, фотоприемник которого включен между базой входного транзистора сложного инвертора и общей шиной 1. Такой элемент способен выполнять только простые импульсно-потенциальные логические функции,Известны логические элементы, выполняющие усложненные логические функции, содержащие входные цепи на транзисторах, подключенные к эмиттерам многоэмиттерного транзистора, коллектор которого соединен со входом сложного инвертора на транзисторах 2 . Такие логические элементы являются потенциальными и не могут выполнять импульсно-потенциальных логических функций.Цель изобретениярасширение функциональных возможностей логического элемента выполнением импульс о-потенциальной логической функции 1.Т П А 11 ВС.1 Ч " к:1 Для достижения поставленной цели в логическом элементе, содержащем многоэмиттерный транзистор, к эмиттерам которого 10 подключены входные цепи, и выходной инвертор, к базе многоэмиттерного транзистора подключен коллектор дополнительного транзистора, база которого через резистор соединена с одним из эмиттеров многоэмиттерного транзистора и с тактовым входом, а 15эмиттер - с управляющим входом импульсно-потенциального логического элс мента. На фиг. 1 представлена принципиальная схема элемента; на фиг. 2 - временная диаграмма работы логического элемента.Логический элемент содержит входные цепи 1 на транзисторах 2 -- ;2 - гп многоэмиттерный транзистор 3, выходной инвертор 4 и дополнительный транзистор 5, кол758523 Формула изоб логическим элна в виде: 11 А; ПВ Я д Г= Т ПА; ПВ ПВС дТ П знач де операция зз о ции,экспертизе СССР15.02.74.вБ.М.и Госхемы цифроо, 1975, с. 31. лектор которого соединен с базой многоэмиттерного транзистора 3. К базе транзистора 5 подключен резистор 6, второй вывод которого соединен с эмиттером транзистора 3 и является тактовым входом Т. Вывод эмиттера транзистора 5 является управляющим входом Я.Элемент работает следующим образом.При фиксации на входе Ь потенциала логической 1 (высокий уровень напряжения) транзистор 5 не влияет на работу схемы. При этом вь логическая функция прототипа Т А; ВС. При фиксации на входе Ь потенциала логического О (низкий уровень напряжения) схема работает в импульсно-потенциальном режиме: при смене напряжения на тактовом входе Т с низкого уровня на высокий и выполнении заданных логических условий на входах А, В и С на выходе схемы реализусно-потенциальная функция Операция, выполняемаментом, может быть запи держку выполнения функции Т ЛАЛВСЖ кд на время т, т - длительность импульса, формируемого логическим элементом.Временные диаграммы формирования импульса на выходе Г от перепада на входе Т показаны на фиг. 2. При этом на всех входах А должен быть зафиксирован потенциал логической 1, а на всех входах С - логического О. Последнее ведет к запиранию транзисторов 2 в 1 в ; 2 - гп. Это эквивалентно тому, что на всех эмиттерах транзистора 3 кроме эмиттера подключенного ко входу Т действует потенциал логической 1.В исходном состоянии на вход Т подан низкий потенциал логического О, транзис 5 10 И тор 5 закрыт, а на выходе Г действует высокий потенциал. В момент ( напряжение на входе Т изменяется с низкого уровня на высокий. Тогда, спустя время 1 (время задержки логического элемента) на выходе Г произойдет изменение потенциала с высокого уровня на низкий. Одновременно будет происходить отпирание транзистора 5 и его насыщение за время 1, + ( , после чего ток базового резистора транзистора 3 переключается в коллекторную цепь транзистора 5 и спустя время ( на выходе Г восстанавливается высокий уровень потенциала. Таким образом формируется импульс отрицательной полярности длительностью г = т, + 1Использование предлагаемого элемента в качестве базового при построении последовательностных устройств может уменьшить потребляемую мощность и повысить надежность в сравнении с аналогичными устройствами, реализуемыми на основе прототипа. Импульсно-потенциальный логический элемент, содержащий многоэмиттерный транзистор, к эмиттерам которого подключены входные цепи, и выходной инвертор, отличающийся тем, что, с целью расширения функциональных возможностей, к базе многоэмиттерного транзистора подключен коллектор дополнительного транзистора, база которого через резистор соединена с одним из эмиттеров многоэмиттерного транзистора и с тактовым входом, а эмиттер - с управляющим входом импульсно-потенциального логического элемента,Источники информапринятые во внимание при 1. Авторское свидетельство513504, кл. Н 03 К 19/14,2. Букреев И. Н., Мансуро рячев В. И. Микроэлектронные вых устройств. Советское Рад758523 Ст ова ком итета Си открытийская наб.,од, ул. Про НИИПИ Государственного по делам изобретений 35, Москва, Ж - 35; Рауш ППП Патент, г. Ужгор 45 ктная