Неинвертирующий логический элемент

О Л И С А Н И Е п 1758524ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспубликОпубликовано 23,08.80. Бюллетень Ло 31Дата опубликования описания 30.08.80 до делам изобретений и открытий(54) НЕИНВЕРТИРУЮЩИЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ Изобретение относится к радиотехнике иможет быть использовано в вычислительной,импульсной и измерительной технике.Известен логический элемент И-ИЛИ 1,Однако данный элемент имеет низкоебыстродействие.Известно также устройство, содержащеесборку И, источник опорного напряжения,выходной каскад, дифференциальный усилитель и два усилителя инвертора, включенных по схеме с общим эмиттером (ОЭ), выполненные на транзисторах разного типапроводимости 2,Недостатком этого логического элементаявляется низкое быстродействие вследствиеприменения двух последовательно включенных усилителей инверторов, выполненныхпо схеме ОЭ.Цель изобретения - повышение быстродействия.Для этого в устройство, содержащее сборку И, источник опорного напряжения и выходной каскад введены эмиттерный повторитель и усилитель на двух транзисторах разного типа проводимости, включенных покаскадной схеме, причем выход сборки Ичерез эмиттерный повторитель подключен к базе транзистора, включенного по схеме с общим коллектором (ОК), база транзистора, включенного по схеме с общей базой (ОБ), подключена к источнику опорного напряжения, а коллекторы транзисторов каскадной схемы соответственно соединены с выходным каскадом.На чертеже приведена принципиальнаясхема логического элемента.Он содержит сборку И 1, источник опорного напряжения 2, выходной каскад 3, эмит- )О терный повторитель 4 и усилитель на двухтранзисторах 5, 6 разного типа проводимости, включенных по схеме ОК - ОБ, причем выход сборки И 1 через эмиттерный повторитель 4 подключен к базе транзистора,включенного по схеме ОК 5, база транзистора, включенного по схеме ОБ 6, подключена к источнику опорного напряжения 2, а коллекторы транзисторов 5, 6 каскадной схемы соответственно соединены с выходным каскадом.20 Устройство работает следующим образом.Предположим, что на всех входах сборки И 1 низкий уровень напряжения - логический О, следовательно, ток в базу транзистора эмиттерного повторителя 4 не течет758524 Составитель А. Янов Редактор Л. Лашкова Техред К. Шуфрич Корректор В. Синицкая Заказ 5654/5 Тираж 995 Подписное ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж - 35, Раушская наб., д. 4/5 Филиал ППП Патент, г. Ужгород, ул. Проектная, 4и на его эмиттере нулевой потенциал. На базе транзистора 6, включенного по схеме ОБ, положительный уровень напряжения, поступающий с источника опорного напряжения 2, достаточный для поддержания в открытом состоянии транзисторов 5 и 6 (при нулевом уровне напряжения на базе транзистора 6), Напряжение на коллекторе транзистора 5 за счет протекания коллекторного тока достаточно для поддержания нижнего транзистора выходного каскада 3 в открытом состоянии. На коллекторе транзистора 6 низкий уровень напряжения и составной транзистор выходного каскада 3 закрыт, следовательно, на выходе логического элемента также низкий уровень напряжения - логический О. При подаче на все входы сборки И 1 высоких уровней напряжения - логических , ток сборки И потечет в базу транзистора эмиттерного повторителя 4 и на его эмиттере будет высокий уровень напряжения, который запрет транзистор 5, включенный по схеме ОК, Низкий уровень напряжения на коллекторе транзистора 5 запрет нижний транзистор выходного каскада 3. В момент запирания .транзистора 5 ток в эмиттер транзистора 6 прекратится и на коллекторе транзистора 6 устанавливается высокий уровень напряжения, что приводит к открыванию составного транзистора выходного каскада 3, обеспечивая на выходе логического элемента высокий уровень напряжения - логическую 1. Таким образом, логический элемент обеспечивает неинвертирующую передачу логического сигнала. Данный логический элемент имеет высокое быстродействие вследствие ненасыщенного режима работы эмиттерного повторителя и высокого быстродействия каскадной схемы.Таким образом, использование предлагаемого логического элемента с прямым выходом позволит повысить быстродействие проектируемых устройств. Кроме того, применение предлагаемого устройства дает выигрыш в обьеме и потребляемой мощности при разработке устройств, где требуются неинвертирующие логические элементы. Формула изобретенияНеинвертирующий логический элемент,содержащий сборку И, источник опорногонапряжения и выходной каскад, отличаюи 4 ийся тем, что, с целью повышения быстродействия в устройство введены эмиттерныйповторитель и усилитель на двух транзисторах разного типа проводимости, включенных по каскадной схеме, причем выходсборки И через эмиттерный повторитель подключен к базе транзистора, включенногопо схеме с общим коллектором, базатранзистора, включенного по схеме с общей базой, подключена к источнику опорно 21 го напряжения, а коллекторы транзисторовкаскадной схемы соответственно соединеныс выходным каскадом,Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР343383, кл. Н 03 К 19/08, 13,08.70.2, Авторское свидетельство СССР450365, кл. Н 03 К 19/36, 18.07.73.