Импульсное логическое устройство

(53) Н 03 К 19 ОПИСАНИЕ ИЗОБРЕТН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 87 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕЧЕНИЙ И ОТКРЫТИЙ(54) Й 7 3 ИИПУЛЬСНОЕ ЛОГИЧЕСКОЕУСТРОЙСТВО, содержащее входной логический элемент, выходнойтранзистор,эмиттер которого соединен с общейшиной, и выходной трансформатор, вторичная обмотка. которого подключена квыходным шинам, а первичная своимидвумя выводами соединена соответственно с коллектором выходного транзистора и с шиной питания, о т л ич а ю щ е е с я тем, что, с цельюзащиты.от пробоя при возникновениистатического режима, оно дополнительно содержит узел блокировки, черезкоторый выход входного логическогоэлемента соединен с базой выходноготранзистора. 2 устройство по п.1, о т л ич а ю щ е е с я тем, что, с целью исключения влияния кратковременных сбоев, в нем узел блокировки состоит из входного резистора, резистора смещейия,трайзйс.альфаблокировки,конденсатора блокировки,"времязадающего резистора и схемы совпадения, причем первый вход схемы совпадения соединен с входом узла блокировки и первым выводом входного резистора, второй вход - с коллектором транзистора блокировки и первыми выводами па раллельно соединенных кондейсатора; блокировки и времязадавйего резистора, вторые выводы которых соединены с общей шиной, выход схемы совпаде-, Е ния соединен с выходом узла блокировки, база транзистора блокировки соединена с вторым выводом входного резистора и первым выводом резистора смещения, эмиттер транзистора бл кировки и второй вывод резистора сме-=. щения соединены с . шиной пиСтания.Изобретение относится к импульсной технике, а именно к узлам управления, работающим в импульсном режиме, в которых исходные сигналы формируются с помощью логических элементов, а затем через схемы согласования уровней подаются на всевозможныеисполнительные элементы, в том числеи на трансформаторы,Наиболее близким к предлагаемомупо технической сущности является генератор возбуждения, содержащий входной логический элемент, транзисторнуюСхему согласования уровней и трансфор,маторную нагрузку 13.Недостатком прототипа является отсутствие элементов схемы согласованияуровней от пробоя при возникновениистатического режима, в результате чего они могут выйти из строя.Цель изобретения - защита от про 20боя при возникновении статического режима и исключение влияния кратковременных сбоев.Поставленная цель достигаетсятем, что импульсное логическое устрой"ство, содержащее входной логическийэлемент, выходной транзистор, эмиттер которого соединен с общей шиной,и выходной трансформатор, вторичнаяобмотка которого подключена к выходным шинам, а первичная своимидвумя выводами соединена соответственно с коллектором выходного транзистора и с шиной питания, дополнительно содержит узел блокировки, через 35который выход входного логического элемента соединен с базой выходного.транзистора.Кроме того, узел блокировки содержит входной резистор, резистор сме Ощения, транзистор блокировки, кондей"сатор блокировки, времязадающий резистор и схему совпадения, причемпервый вход схемы совпадения соединен с входом узла блокировки и спервым выводом входного резистора,второй вход - с коллектором транзистора блокировки и первыми выводами параллельно соединенных конденсатора блокировки и времязадающегорезистора, вторые выводы Которыхсоединены с общей шиной, выхоД схемысовпадения соединен с выходом узлаблокировки, база транзистора блокировки соединена с вторым выводомвходного резистора.и первым выводомрезистора смещения, эмиттер транэистора блокировки и второй выводрезистора смещения с шиной питания.На чертеже изображена йринципиальная схема Устройства. 60Импульсное, логическое устройствосодержит входной логический элемент1, выходной транзистор 2, выходнойтрансформатор 3, узел 4 блокировки,входной резистор 5, резистор б смещения транзистор 7 блокировки, конденсатор 8 блокировки, времязадающий резистор 9,схему 10 совпадения, входную шину 11, выходные шины 12, 13 и . шины 14, 15 питания.Входная шина 11 устройства через входной логический элемент 1 соединена с первым входом схемы 10 совпадения и с первым выводом входного резистора 5, второй вывод которого соединен с базой транзистора 7 блокировки и с первым выводом резистора б смещения. Эмиттер транзистора 7 блокировки и второй вывод резистора б смещения соединены с шиной питания + Е ,Второй вход схемы 10 совпа"битденйя с коллектором транзистора 7 блокировки и с первыми выводамй параллельно соединенных конденсатора 8 блокировки и времязадающего резистора 9, вторые выводы которых соединены с шиной нулевого потенциала. Выход схемы 10 совпадения соединен с базой выходного транзистора 2, эмиттер которого соединен с шиной нулевого потенциала, а коллектор с первым выводом первичной обмотки выходного трансФорматора 3, Второй вывод первичной. обмотки выходного трансформатора 3 соедийен с шиной 14 питания, а вторичная обмотка подключена к выходным шинам устройства,Импульсное логическое устройство работает следующим образоМ..На шины питания подается напряженйе,;величина которого рал" величине напряжения питания лог.:еского элемента 1 и схемы 10 совпадения. Импульсная последовательность, посгупзющая на входную шину устройств;: ч=Рез входной логической элемент 1 подается на первый вход схемы 10 совпадения и через входной резистор 5 на базу транзистора 7 блокировки, который периодически открываясь сигналами с уровнем логического нуля, подает напряжение питания + Епт на конденсатор 8 блокировки. Конденсатор 8 блокировки, таким образом, периодически заряжается до уровнялогической единицы и поддерживает этот уровень на втором входе схемы 10 совпадения, В резул.- тате импульсы приходят на выход схемы 10 совпадения и с помощью выходного транзистора 2, который периодически открывается и закрывается,осуществляют фуйкционирование импульсного выходного трансформатора 3При отсутствии импульсной последовательности на входе схемы на выходе входного логического элемента 1 может быть один из двух возможных уровней: либо уровень логического ну лялибо уровень логической единицы. В первом случае логический нуль, поступая на первый вход схемы 10 совпа дения 10,вызывает запирание выходного1034189 Составитель С.ПронинТехред М.Гергель Корректор:А. Дзятко Редактор А. Ворович Тираж 936 Подписное ВНИИПИ Государственнвго комитета СССР по девам изобретений и открытий 113035, Москва, 3-35, Рауыская наб., д. 4/5Заказ 5643/59 филиал ППП Патент 1, Ужгород, ул. Проектная, 4 транзи стора 2, т. е, его блокировку. Приэтом. транзистор 7 блокировки открыти на втором входе схемы совпаденияподдерживается уровень логическойединицы. Во втором случае на первыйвход схемы 10 совпадения подается уровень логической единицы,однако приэтом трайэистор 7 блокировки закрыт.Надежность закрывания транзистора 7блокирввки обеспечивается резистором6 смещения. Конденсатор 8 блокировкиначинает .разряжаться через времязадающий резистор 9. Когда она разрядится до уровня логического нуля,выходнойтранзистор 2 закрывается,т.е. в этом случае также осуществляется его блокировка. Времязадающий резистор 9 определяет время раз; ряда конденсатора 8 блокировки, которое выбирается из таких соображений, чтобы исключить срабатываниеузла 4 блокировки при временном пропадании нескольких импульсов в результате сбоя.В предлагаемом импульсном логическом устройстве в случае пропаданияимпульсов на входе, выходной транзистор всегда закрыт, что обеспечи вает сохранение его работоспособности, При этом конструкция узла блокировки,осуществляющего защиту от статического режима, предусматриваетвозможность сбоев генератора импульсов таким образом, чтобы. блокировкане срабатывала при кратковременномпропадании нескольких импульсов.