Фазовый детектор

Союз Советских Социалистических РеспубликОП ИКАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(51)М. Кл. Н 03 К 9/04 с присоединением заявки Мо Государственный комитет СССР ио делам изобретений и открытий(088. 8) Дата опубликования описания 3007.80(72) Авторы изобретения В.И.Мордвова, В.Ф.Сиверцев и Н.Н.Штарев Томский институт автоматизированных систем управления н радиоэлектроники(54) ФЭОВЫИ ДЕТЕКТОР Изобретение относится к радиоизмерительной технике и может быть использовано в фазоиэмерительных устройствахх.5Известен импульсно-фазовый детектор, содержащий источник входных сигналов, соединенный с запоминающим конденсатором через ключ, формирователь импульсов, источник опорного си О гнала (1).Однако этот детектор имеет низкое быстродействие.Известен также фазовый детектор, содержащий перемножитель, соединенный через интегратор с разрядным ключом, управляющий вход которого соединен с одним выходом блока управления 1 21.Однако этот фазовый детектор имеет также низкое быстродействие. Цель изобретения - повышение быстродействия детектора.Для этого в фазовый детектор, содержащий перемножитель, соединенный 25 через интегратор с разрядным ключом, управляющий вход которого соединен с одним выходом блока управления, параллельно.интегратору, выполненному в виде интегрирующего конденсатора,вклю-, ЗО чен запоминающий конденсатор черезпоследовательно соединенные буферныйкаскад и дополнительный ключ, управ"ляющий вход которого соединен с другим выходом блока управления. На фиг. 1 приведена структурнаяэлектрическая схема детектора; нафиг.2 и 3 - временные диаграммы (длятотк +тв фиг.2 и для то н +ФЬ фиг, 3)Фазовый детектор содержит перемножитель 1, соединенный через интегратор, выполненный в виде интегрирующего конденсатора 2, с разрядным ключом 3, управляющий вход которого соединен с одним выходом блока управления 4.Параллельно интегратору, выполнен"ному в виде интегрирующего конденсатора 2, включен запоминающий конденсатор 5 через последовательно соединенные буферный каскад 6 и дополнительный ключ 7, управляющий вход которого соединен с другим выходом блока 4 управления.Фазовый детектор работает следующим образом.В исходном состоянии разрядный ключ3 замкнут, а дополнительный ключ 7 разамкнут, напряжение на интегрирующем конденсаторе 2 равно нулю, а запоминающий конденсатор 5 сохраняет напряжение, соответствующее результату предыдущего измерения втечение времени обработки результата преобразования фазового сдвига 1 о . В момент времени, когда ключ 3 размыкается (фиг.2 а), интегрирующий конденсатор 2 начинает заряжатьсяВремя заряда интегрирующего конденсатора 2 равно (,н (Фиг.2 и 3 б). По истечении этого времени на управляюший вход дополнительного клю. ча 7 поступает стробируюший импульс (фиг.2 и 3 в) с выхода блока 4 управления. Ключ 7 замыкается на время перезаряда эапоминаюшего конденсато ра 5. На запоминающем конденсаторе 5 устанавливается напряжение, величина которого равна напряжению на интегрирующем конденсаторе 2 (Фиг,2 и 3 г). По окончании стробирующего импульса дополнительный ключ 7 размыкается и запоминающий конденсатор 5 отключается от выхода буферного каскада б, а следовательно, и от выхода интегрирующего конденсатора 2 и разрядного ключа 3. Дополнительный ключ 7 разомкнут до поступления следующего стробимпульса и удерживает напряжение на запоминаюшем конденсаторе 5, равное результату первого измерения (фиг.2, 3 г). В момент размыкания дополнительного ключа 7, замыкается разрядный ключ 3 стробимпульсом, поступающим с выхода блока 4 управления (Фиг.2, 3 а) на время восстановления схемы 1 э (фиг,2 и 3 в) . Напря- З 5 жение на интегрирующем конденсаторе 2 быстро уменьшается до нулевого уровня (Фиг.2 и 3 в). Затем цикл повторяется.Время запоминания конденсатором 5 памяти результата первого иэмерения (время обработки) равно суммарному времени, включающему время восстановления схемы после предыдущего измерения и время накоплейия заряда интегрирующим конденсатором 2 при последующем измерении. Время между двумя последовательными измерениями равно:иэ=н ф(в пР о-"(нв(1) где 1 э - время заряда конденсатора памяти до максимального выходного напряжения перемножителя;Идеизм 3 о "Рд о нв (2) Из анализа выражений (1) и (2) следует, что в предлагаемом фазовом детекторе время между двумя последовательными измерениями уменьшается для всех случаев на величинуд 7 =(,-эИспользование дойолнительного ключа и запоминающего конденсатора 5 выгодно отличает данный Фазовый детектор, так как сокращает время между двумя последовательными измерениями за счет совмещения во времени операции обработки результата предыдущего измерения с операциями восстановления схемы после предыдущего измерения и накопления заряда интегрирующим конденсатором 2 при последующем измерении,Формула изобретенияФазовый детектор, содержащий перемножитель, соединенный через интегратор с разрядным ключом, управляющий вход которого соединен с однимвыходом блока управления, о т л ич а ю щ и й с ятем, что, с цельюповышения быстродействия, параллельно интегратору, включен запоминающий конденсатор через последовательно соединенные буферный каскад и дополнительный ключ, управляющий входкоторого соединен с другим выходомблока у пра вл ен и я.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 356775, кл. Н 03 К 9/04, 1970,2. Пестряков В.Б, Фазовые радиотехнические системы, И., Советскоерадио, 19 б 8,с,224-225 (прототип).752782 орректор Е.Па 4/19 Тираж 995 П ЦНИИПИ Государственного комитета С по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., Заказ ное ал ППП Патент, г. Ужгоро Проектна Составитель В.Коноваледактор А.Долинич Техред И,Асталош