Цифровой частотно-фазовой детектор

ц 1) 5748641 блюз Советских Социалистических Республик1) Дополнительное к авт. свид 2) Заявлено 16.02,7 1) 2326883,109 51) .1. Кл, Н 041. 27/14//Н 041. 27 Р 2 присоедицеццел аявкц Ло Государственный комитет Совета Министров СССР ло делан изобретений 3) Приоритет Опубликовано 30.09.77.Дата опубликования оп Ъ Зг 53) УДК 621,376.9(088.8) юллетець крытн исация 16,10.7) Автор изобретсци И. Алехин 1) Заявитель 54) ЦИФРОВОЙ ЧАСТОТНО-ФАЗОВЫЙ ДЕТЕКТОР астотцо-фаз ець выход Изобретение относится к радиотехнике и может использоваться в системах радиосвязи и измерительной технике.Известен цифровой частотно-фазовый детектор, содержащий два осцовцых триггера, первые выходы которых подключены ко входам узла сброса, выход которого соединен с первыми входами осцовцых триггеров 1.Однако известный цифровой човый детектор имеет низкий уровюго сцгцала.Цель изобретения - увеличение уровця выходцого сигнала,Для этого в цифровой частотно-фазовый детектор, содержащий два основных триггера, первые выходы которых подключены ко входам узла сброса, выход которого соедицец с первыми входами основных триггеров, введецы два ключа, дополнительный триггер и два блока опозцавацця последовательности импульсов, первые входы которых сосдццецы со вторыми входами основных триггеров, а выходы дополнительного триггера подключены к управляющим входам ключей, пцформациоццые входы которых сосдицецы со вторыми выходами осцовцых триггеров и вторыми входами блоков опознавания последовательности импульсов, выходы которых подключены ко входам дополнительного триггера. 1-1 а чертеже изображена структурная электрическая схема предлагаемого цифрового частотцо-фазового детектора.Цифровой частотцо-фазовый детектор содержит два осцовцых триггера 1 и 2, пергые выходы которых подключецы ко входам узла 3 сброса, выход которого соединен с псрвымц входами осцовцых триггеров 1 ц 2, два ключа 4 ц 5, дополццтельцыц триггер 6 и два блока 7 ц 8 опозцацця последовательцости импульсов, первые входы которых соединены со вторыми входами осцовцых триггеров 1, 2, а выходы дополнительного триггера 6 подключецы к управляющим входам ключей 4 и 5, информационные входы которых соединены со вторыми выходами осцовцых триггеров ц вторыми входамц блоков 7 ц 8, выходы которых подключены ко входам дополццтсльцого триггера 6.Детектор работает следующим образом.Приходящие ца входы 9 ц 10 короткие импульсы вызывают опрокидывацце триггеров 1 и 2, причем в зависцмостц от зцака частотной расстройки ца выходе одного цз триггеров 1 илп 2 формируются короткие импульсы. а ца выходе другого - импульсы с длительностьо, пропорциопальцой разности фаз, Через клюи 4, 5, поочередно открываемые дополнительным триггером 6, выходцые сцгцалы осцовцых триггеров поступают ца выходы 11 и 12.30 Когда частота повтореция импульсов цавходе 9 превышает частоту повторения импульсов на входе 10, ца инверсном выходе дополнительного триггсра б устапавливастся высокий потенциал, а иа прямом в.ходе - соответственно низкий потенциал. В результате ключ 4 открыт, а ключ 5 закрыт.Первый импульс, поступающий иа вход 9,вызывает опрокидываипе основного триггера 1, и ца его первом выходе появляется высокий цотсццпал. 11 а входе узла сброса 3, соединенном с первым выходом основпого триггера 2, также Возцикает Высокии потсцццал, поэОму перепад напряжения с основного триггера 1 проходит через узел сброса 3, воздействуя иа входы сброса основных триггеров 1 ц 2. Осцовцой триггер 1 возвращается в исходное состояние, формируя ца своем втором выходе короткий импульс, а ца втором выходе основпого триггера 2 устанавливается высокий погецццал, 1 роходящцй на вход 10 импульс опрокидывает основной триггер 2 в псходнос состояние, однако, состояние основного триггера 1 це изменяется, поско;ьку прохождсцис перепада напряжения с основного триггера 2 через узел сброса 3 запрещено низким потеиццалом па первом выходе основного триггера 1, Таким образом, в течение одного периода импульсов ца входе 9 ца выходе основного триггера 1 формируются короткие импульсы, а а выходе основного триггера 2 образуются импульсы с длительностью, пропорционалыой текущей разности фаз входных сигналов. Через ключ 4 выходной сигнал основного триггера 1 проходцт ца выход 11, создавая среднее значение напряжения за период входных импульсов, равное максимальному выходцому папряжецию.Описанные процессы повтрояются с приходом каждого входпого импульса до тех пор, пока между двумя импульсами ца входе 10 пе оказываются два импульса со входа 9. В этом случае импульс иа входе 9, прцходяпИй вслед за импульсом ца этом же входе, устанавливает ца инверсном выходе осиовпого триггера 1 низкий потенциал, сохраняя состояние основного триггера 2 иеизмснным. Очередной импульс ца входе 10 опрокидывает основной триггер 2, п перепад напряжения, проходя через узел сброса 3, формирует иа его втором выходе короткий импульс, Основной триггер 1 устанавливается в состояние, соответствующее высокому потенциалу ца своем втором выходе. Теперь импульсы с длительностью, пропорциональной разности фаз, ооразуются ца выходе основного триггера, 2, а основной триггер 1 выдает короткие импульсы. Эта последовательность работы основных триггеров сохраияется, пока це изменится 5:ис к сстоОЙ расстрой ки.Однако при следующем появлении двух импульсов ца входе 9 в итсрвалс между двумя импульсами па входе 10 срабатывает блок 7 опознавания последоватслыости юИулсов, 10 который выдает короткий импульс прп совпадении импульса ца входе 9 с отрицательным импульсом ца втором выходе основного триггера 1. Импульс блока 7 опознавания последовательности импульсов опрокидывает до полнительцый триггер 6, и ключ 4 закрывается, Одновременно высокий потенциал на прямом выходе дополнительного триггера 6 открывает ключ 5. На выход 12 при этом проходит сигнал с выхода основного триггера 2, а 20 на выходе 11 папряжение становится равнымпулю. В результате ца выходах 11 и 12 появляотся сигналы, обратные сигналам при отрицательной расстройке, Эти сигналы сохраняются до тех пор, пока знак частотной рас стройки пс сменяется на протцвоположцый.Предложенный цифровой частотно-фазовыйдетектор по сравнению с извсстцым имеет больший уровень выходного сигнала. Формула изобрстснпя Цифровой частотно-фазовый детектор, содержащий два основных триггера, первые выходы которых подключены ко входам узла 35 сброса, выход которого соединен с первымивходами осцовцых триггеров, о т л и ч а ющ и й с я тем, что, с целью увеличения уровня выходного сигнала, введены два ключа, дополнительный триггер и два блока опозна вания последовательности импульсов, первыевходы которых соединены со вторыми входамп основцых триггеров, а выходы дополнительного триггера подключены к управляющим входам ключей, цпформациопные входы 45 которых соединены со вторыми выходами основных триггеров и вторыми входами Олоков опозпавания последоватслыости импульсов, выходы которых подключены ко входам дополиитсльпого триггера.50 Источники информации,принятые во вциманис прп экспертизе1. Патецт СШЛ Ло 3469198, кл, 329 - 50,55 1969,574864 Составители Г. СероваТсхред И. Михайлова Редактор Е. Дайч Корректор Л. Орлова ТппогпаФия, пр. Сапунова, 2 Заказ 2212717 Изд. ЛЪ 766 Тираж 818 Г 1 от,писиое НПО Государствеииого когиитета Совета Министров СССР по делаги изобретений и открытий 13035, Москва, )К, Раугпская иа 6., д. 1,5