Цифровой функциональный преобразователь

Союз СоветскмнСоцмалмстмчесим кРеспублик ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и 750493т,(61) Дополнительное к авт. свид-ву -(3 06 Р 15/31 Государственный комитет до делам изобретений и открытий(54) ЦИФРОВОЙ ФУНКЦИОНАЛЬНЫЙПРЕОБРАЗОВАТЕЛЬ 10 Изобретение относится к цифровой вычислительной технике и может быть использовано для аппаратной реализации операции вычисления логарифма и квадрата аргумента.5 Известен цифровой функциональный преобразователь, содержаший сумматоры, регистры, блок памяти 11.Недостатком его является невозможность вЫчислять квадрат функции.Наиболее близким техническим решением к данному предложению является цифровой функциональный преобразователь, содержаший блок сдвига, схему сравнения, блок памяти, блок управления, сумматор, выход которого является первым выкодом устройства а первый вход соединен с выходом блока памяти, вход которого подключен к перво.му выходу блока управления, вкод которого соединен с первым выходом схемы сравнения. Устройство содержит так же второй сумматор, регистры 12,Недостаток его - невозможность вычислеиия квадрата функции.Цель изобретения - реализация квадрата функции.Поставленная цель достигается тем, что цифровой функциональный преобразователь содержит квадратор, первый вход которого соединен со вторым выходом блока управления, второй вход соединен с выкодом блока сдвига, третий вход квадратора является входом устройства, первый выход квадратора является вторым выходом устройства и соединен с первым входом блока сдвига, второй выход квадратора соединен с входом схемы сравнения, второй выход которой соединен со вторыми вкодами блока сдвига и сумматора.Блок-схема устройства изображена на чертеже. Цифровой функциональный преобразователь (ЦФП) содержит блок 1 сдвига, блок 2 управления, блок 3 сравнения.3 75 блок 4 памяти, сумматор 5 и квдд)а- тор 6.Блок 1 сдвига служцг для передачи с выхода квддраторд 6 ца его вход либо црвдьдущвго значения, вибо .оловицы этого значения. Блок 1 сдвига может быть выцолцвц, например, пз двух групп элементов И 7. Цри подаче управляющего сигнала ца первые входы элементов 1 первой группы происходит передача кода подаваемого на вторые входы элементов . При подаче управляющего сигнала ца элементывторой группы происходит передача коид подаваемого ца вторые входы элементов И со сдвигом цд однц разряд вправо, т. в. передается половина передаваемого значения, Блок 2 упрмяеция сосгоцт из генератора тактовых импульсов, распределителя и логических элементов, Блок 3 является обычной схемой сравнения цифровых кодов. Блок 4 памяти может быть выполнен в виде одностороннего запоминающего устройства, в котором храняться константы вида 2 0+4) для двоичных логарифмов, где)(вддратор 6 может быть выполнен по табличной (матричной) или последовательной схеме.В данном ЦФП реализован итерационный алгоритм вычисления:-+41О"-2алч аВычисленпя осушествляются следую шим образом.Ъддццый аргумент Х подается на вход квддраторд 6 и возводится в квадрат, В блоке 3 сравнения проверяетсяХ;2, При выполнении условияХ ) 2 с второго выхода блока 3 сравнения выдается сигнал= 1, который определяет передачу на вход квадратора 6 чечврз блок 1 сгвига половину предыдущего значения Х и сложение в сумматоре 5 предыдуще о значения с очередной Константной иэ блока 4 формирования констатн. При выполнении условия Х( 22 с второго выхода блока 3 сравнения выдается сигнал алО, который определяет передачу на вход квадратора 6 через блок 1 сдвига, предыдущее значение Х а в сумматоре 5 сложение не производится, т. е. сохраняется предудущев 0493 4значение, В следующей итерации переданное в квддратор 6 значение возводится в квадрат и снова выполняется вышеописанный процесс. После выполнения 11 итерации, где- число разрядоврезультата, в сумматоре 5 содержитсязначение логарифмд заданного аргумента Х, Ъадрат заданного аргумента снимается после первой итерации с выхоО дд квадратора 6, при вьполцении равенства Х= 2 с первого выхода блока,3 сравнения выдается сигнал, останавливающий работу блока управления 2,так как процесс вычисления закончен,15 причем для ряда значений этот моментнаступает при итерацииВ таблице 1 приведен числовой пример вычисления двоичного логарифма дляаргумента х = 2 , Погрешность вычисле 20 ния для о= 13 равна величине 2 "З. Втаблице 2 приведен числовой пример вычисления двоичного логарифма для аргумента Х=1, 41421356. В этом случаепроцесс вычисления обрывается ца пер 25 вой итерации, причем погрешность вычисления равна нулю, В таблицах 1 и 2 приведены номер итерации, содержаниеХ, квадратора 6, значение оператора. с второго выхода блока 3 сравнения30 величина Хца выходе блока 1 сдви.+ 1га и содержание У 3.4 сумматора 5Точность вычисления в обшем случаеопределяется числом итераций, количество которых определяет количество пер 55 вых (точных) двоичных разрядов.Время вычисления квадрата и логарифма аргумента Х в данном ЦФГ втактах равно Т ( г ( Е +2), где 1кьвремя в тактах возведения в квадрат.40 Гредложенный ЦФП позволяет вычислять логарифм и одновременно квадрат поданного аргумента за зцачительцо меньшее время, чем при использовании известных средств,45 Особенно перспективен данный ЦФПв устройствах или системах, в которыхимеется устройство для возведения вквадрат или умножитель, В этом случаедобавление небольшого количества обору 50 довация позволяет расширить функциональные возможности путем вычислениялогарифма по любому основанию. Основание логарифма определяется константами о , храняшимися в блоке 4 фор 55 мирования констант,По сравнению с прототипом данныйЦПФ обладает расширенными функциональными воэможностями.Составитель Е. Пупыреваактор И. Мырдина Техред Л. Теслюк Корректор ешетник Заказ 4468/19 Тираж 751 Подписное ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская набд, 4/5ПП Патент", г. Ужгород, ул. Проектная, 4 ил 5 7формула изобретения Цифровой функциональный преобразователь, содержащий блок сдвига, схему сравнения, блок памяти, блок управления, сумматор, выход которого является первым выходом преобразователя, а первый вход соединен с выходом блока памати, вход которого подключен к первому выходу блока управления, вход которого соединен с первым выходом схемы сравнения, отличающийся тем, что, с целью расширения функциональных возможностей за счет реализации квадрата функции, он содержит квадратор, первый вход которого соединен со вторым 5 0493 6выходом блока управления, второй входсоединен с выходом блока сдвига, третийвход является входом преобразователя,первый выход квадратора является вто,рым выходом преобразователя и соединен с первым входом блока сдвига, второй выход квадратора соединен с входомсхемы сравнения, второй выход которойсоединен со вторыми входами блока сдвига и сумматора.Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССР541167, кл, 6 06 Р 7/38, 1973,2, Авторское свидетельство СССР448458 кл, 6 06 Р 7/38, 1972,